• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文会议>Proceedings of the 46th Annual Design Automation Conference >Design automation for a 3DIC FFT processor for synthetic aperture radar
【24h】

Design automation for a 3DIC FFT processor for synthetic aperture radar

机译：用于合成孔径雷达的3DIC FFT处理器的设计自动化

获取原文
获取原文并翻译 | 示例
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

This work discusses a 1024-point, memory-on-logic 3DIC FFT processor for synthetic aperture radar (SAR), sent to fabrication in the 180 nm MIT Lincoln Labs 3D FDSOI 1.5 V process[12] along with the design flow required to realize it with off-the-shelf commercial 2D tools. The work shows how the vertical dimension can be exploited for novel memory architecture tradeoffs that are not feasible in 2D, reducing the energy consumed per memory operation in the FFT by 60.3%. In comparison to its 2D counterpart, the SAR FFT processor exhibits a 53.0% decrease in average wire length, a 24.6% increase in maximum operating frequency and a 25.3% decrease in total silicon area.
机译：这项工作讨论了用于合成孔径雷达（SAR）的1024点，逻辑存储的3DIC FFT处理器，该处理器将在180 nm的MIT Lincoln Labs 3D FDSOI 1.5 V工艺中进行制造[12]，并提供实现所需的设计流程。使用现成的商业2D工具。这项工作表明了如何利用垂直维度进行二维内存中不可行的新型内存架构折衷，从而将FFT中每个内存操作所消耗的能量减少了60.3％。与2D同类产品相比，SAR FFT处理器的平均线长减少了53.0％，最大工作频率增加了24.6％，总硅面积减少了25.3％。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号