首页> 外文会议>Requirements Engineering (RE 2007) >A new DC voltage-voltage method to measure the interface traps indeep sub-micron MOS transistors

【24h】

A new DC voltage-voltage method to measure the interface traps indeep sub-micron MOS transistors

机译：一种新的直流电压-电压方法，用于测量 neep亚微米MOS晶体管中的界面陷阱

获取原文

获取原文并翻译 | 示例

页面导航

摘要
著录项
相似文献
相关主题

摘要

A direct-current voltage-voltage (DCVV) technique for thenmeasurement of stress-generated interface traps in sub-micronnmetal-oxide-semiconductor transistors (MOSTs) is demonstrated. Thisnmethod uses the source-bulk-drain structure of a sub-micron MOST as anneffective lateral bipolar transistor when the channel region is out ofninversion under the control of the gate voltage V_gb. Thenemitter injects the minority carriers into the base region and thencollector is open. The V_cb versus V_gb spectrum cannbe explained quantitatively using the extended Ebers-Moll equations andninterface trap Shockley-Read-Hall (SRH) recombination. A singleneffective interface trap at the source or drain side could be detected,nand interface traps at the source side can be separated from those atnthe drain side by the new method

机译：演示了用于测量亚微米金属氧化物半导体晶体管（MOST）中应力产生的界面陷阱的直流电压（DCVV）技术。当沟道区在栅极电压V _{gb 的控制下不反转时，该方法将亚微米MOST的源极-漏极-漏极结构用作无效的横向双极晶体管。然后发射极将少数载流子注入基极，然后打开集电极。 V _{cb 与V _{gb 光谱无法使用扩展的Ebers-Moll方程和ninterface陷阱Shockley-Read-Hall（SRH）重组进行定量解释。可以检测到源极或漏极侧的单个有效界面陷阱，并且可以通过新方法将源极侧的界面陷阱与漏极侧的陷阱分开}}}

著录项

来源
《Requirements Engineering (RE 2007)》|2007年|p.89-93|共5页
会议地点
作者
Jie B.B.; Li M.F.; Chim W.K.; Chan D.S.H.; Lo K.F.;
展开▼
作者单位

Centre for Integrated Circuit Failure Analysis Reliability, Nat. Univ. of Singapore;

展开▼
会议组织
原文格式 PDF
正文语种 eng
中图分类自动化技术、计算机技术;
关键词

相似文献

外文文献
中文文献
专利

1. DC voltage-voltage method to measure the interface traps in Sub-micron MOSTs [J] . B B Jie, M F Li, W K Chim Semiconductor Science and Technology . 1999,第7期

机译：直流电压-电压法测量亚微米MOST中的界面陷阱
2. Profiling interface traps in MOS transistors by the DC current-voltage method [J] . Chih-Tang Sah, Neugroschel A. IEEE Electron Device Letters . 1996,第2期

机译：通过直流电流-电压方法分析MOS晶体管中的接口陷阱
3. Investigation of interface traps at Si/SiO_2 interface of SOI pMOSFETs induced by Fowler-Nordheim tunneling stress using the DCIV method [J] . Xiaojing Li, Chuanbin Zeng, Ruiheng Wang, Applied Physics . 2018,第9期

机译：利用DCIV方法研究Fowler-Nordheim隧穿应力在SOI pMOSFET的Si / SiO_2界面处的界面陷阱
4. A new DC voltage-voltage method to measure the interface traps in deep sub-micron MOS transistors [C] . Jie, B.B., Li, . 1999

机译：一种测量深亚微米MOS晶体管界面陷阱的新DC电压-电压方法
5. Theory and experiments of electron-hole recombination at silicon/silicon dioxide interface traps and tunneling in thin oxide MOS transistors. [D] . Cai, Jin. 2000

机译：硅/二氧化硅界面陷阱处的电子-空穴复合以及薄氧化物MOS晶体管中的隧穿的理论和实验。
6. Effects of Charge Trapping at the MoS2–SiO2 Interface on the Stability of Subthreshold Swing of MoS2 Field Effect Transistors [O] . Xinnan Huang, Yao Yao, Songang Peng, 2020

机译：电荷捕获在MOS2-SiO2接口上的影响对MOS2场效应晶体管的亚阈值摆动的稳定性
7. Erratum: “Charge trapping at the MoS2-SiO2 interface and its effects on the characteristics of MoS2 metal-oxide-semiconductor field effect transistors” Appl. Phys. Lett. 106, 103109 (2015) [O] . Yao Guo, Xianlong Wei, Jiapei Shu, 2016

机译：错误：“在MOS2-SiO2接口处的电荷捕获及其对MOS2金属氧化物 - 半导体场效应晶体管的特性的影响”Appl。物理。吧。 106,103109（2015）
8. Simple method to estimate MOS oxide-trap, interface-trap, and border-trap densities [R] . Fleetwood, D. M., Shaneyfelt, M. R., Schwank, J. R. 1993

机译：估算mOs氧化物阱，界面陷阱和边界陷阱密度的简单方法

A new DC voltage-voltage method to measure the interface traps indeep sub-micron MOS transistors

摘要

著录项

相似文献

相关主题

期刊订阅