• 主题
高级搜索  >
历史搜索 清空历史
首页> 中文学位 >系统级封装多层堆叠键合技术研究
【6h】

系统级封装多层堆叠键合技术研究

代理获取
页面导航
  • 目录
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

目录

封面

声明

中文摘要

英文摘要

目录

1. 绪 论

1.1 三维系统级封装技术

1.2 三维封装关键技术-键合

1.3 Cu-Sn低温键合

1.4 3D-TSV多芯片堆叠技术

1.5 课题来源以及本文研究内容

2. Cu-Sn低温键合技术

2.1 Cu-Sn低温键合原理

2.2 Cu-Sn低温键合工艺优化

2.3 本章小结

3. 多层堆叠键合试验研究

3.1 不含TSV芯片样品键合

3.2 含TSV芯片样品键合

3. 3 本章小结

4. 多芯片对准技术

4.1 技术原理

4.2 结构设计

4.3 实验验证

4.4 对准精度分析

4.5 本章小结

5. 总结与展望

5.1 全文总结

5.2 今后研究工作建议和展望

致谢

参考文献

附录 攻读硕士学位期间发表的论文及专利

展开▼

摘要

基于硅通孔（Through Silicon Via，TSV）的三维封装技术是第四代的封装技术，具有集成度高、互连距离短、信号传输速度快、信号干扰少等优点，是未来封装发展的主流方向。作为三维封装的关键技术之一，键合能实现层间机械互连和电热互连，对产品的性能影响巨大。但是目前的键合方式大多温度较高，工艺过程长，效率低，也降低了产品可靠性，因此，三维封装迫切需要相应的低温键合方法。Cu-Sn共晶键合具有强度较高、导热导电性能好、低温键合高温使用等优点，可以避免已键合层受到后续键合过程的影响，非常适于三维封装，是目前三维封装键合技术研究热点。Cu-Sn共晶键合主要依靠低熔点金属Sn熔化来实现低温键合，其熔点为232℃。基于TSV工艺的多芯片堆叠技术是提升封装产品性能的重点和难点所在，结合了刻蚀、电镀、键合、对准等工艺，工艺过程复杂，工艺难度较大，本文对此进行了重点研究并开发出高效率、高良品率、高稳定性的多芯片堆叠键合技术。主要研究内容包括：
　　首先，分析了铜锡合金作为键合材料实现低温键合的理论基础。金属锡熔点低，熔化后液态锡的存在可以加速铜和锡间相互扩散进程，进而降低键合温度和键合压力，实现低温、低压快速键合；
　　其次，开发了一套含TSV结构和Cu/Sn微焊盘的芯片样品制备工艺，主要包括光刻、薄膜沉积、深硅刻蚀、TSV电镀铜、硅片减薄、电镀Cu/Sn焊盘等，制备了5批1000片芯片样品，工艺简单可靠，良品率高；并通过多组实验，研究键合压力，退火温度以及退火时间对Cu/Sn键合过程的影响，优化了键合工艺，最终获得键合压力0.5MPa、退火温度260℃、退火时间10min的最佳工艺条件；
　　再次，采用Cu-Sn低温键合技术，实现了多芯片堆叠键合，通过改变Sn层厚度的方法，使堆叠层数逐渐增加，最终获得了10层堆叠样品，对准精确，键合紧密；并测试了堆叠键合结构的机械强度和电学性能，同时进行了高温、热冲击以及高温高湿测试，测试结果证明该技术能够满足三维封装的使用要求；
　　最后，提出了一种新型多芯片对准方法和装置，初步完成了装置的设计制造，并进行改进，采用此装置进行了多芯片对准试验，对准精度4-6μm。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号