基于FPGA的直接数字频率合成器的设计

封面

声明

中文摘要

英文摘要

目录

第一章 绪论

1.1 课题研究的意义

1.2 频率合成技术的发展

1.3 课题的可行性

1.4 课题的主要工作

第二章 DDS的工作原理及EDA工具

2.1 DDS的基本原理

2.2 DDS 的结构

2.3 频率合成器的主要技术指标

2.4 直接数字频率合成的特点

2.5 FPGA的设计流程

2.6 HDL语言简介

2.7 Quartus II软件简介及开发流程

2.8 Modelsim软件简介

第三章 DDS的频谱分析及仿真

3.1 理想DDS的输出频谱分析及仿真

3.2 实际的DDS输出频谱分析

第四章 基于VHDL语言的DDS设计与仿真

4.1 DDS的总体结构

4.2 基于流水线结构的相位累加器设计

4.3 ROM查找表的优化设计

4.4 DDS结构的改进

4.5 仿真分析

第五章 直接数字频率合成器的硬件仿真

5.1 ALTERA公司可编程逻辑器件简介

5.2 FLEX10K 的配置方式

5.3 DAC的设计

5.4 低通滤波器（LPF）的设计

5.5 硬件测试实验结果

第六章 结束语

致谢

参考文献

攻读硕士学位期间取得的学术成果

附录

附录一 4级流水线结构实现32为累加器原理图

附录二 4级流水线结构实现32为累加器RTL级图