基于FPGA的高性能长加法器设计研究

声明

第一章 绪论

1.1 课题的研究背景与意义

1.2.1 国外研究现状

1.2.2 国内研究现状

1.3 本文的主要贡献与创新

1.4 本论文的结构安排

第二章 FPGA加法器的理论基础

2.1 加法器的工作原理和基本结构

2.2 FPGA的硬件结构

2.2.1 可配置逻辑单元的具体结构

2.2.2 快速进位链的特点

2.3 基于快速进位链的行波进位加法器

2.4 基于快速进位链的改进型加法器

2.5 本章小结

第三章 基于进位选择方法的进位产生电路设计

3.1 进位选择加法器的FPGA设计

3.1.1 进位选择方法的必要性

3.1.2 进位选择方法的局限性

3.2 进位产生电路的具体结构

3.2.1 进位压缩结构

3.2.2 进位压缩电路的实现方式

3.3 进位产生电路的FPGA实现和验证

3.3.1 综合实现

3.3.2 功能验证与性能对比

3.4 本章小结

第四章 基于FPGA的高性能长加法器设计

4.1 电路结构

4.1.1 高性能长加法器的电路结构

4.1.2 改进型RCA结构的“缺点”

4.1.3 行波进位方法的优势

4.2 高性能长加法器的布局布线

4.2.1 文本约束

4.2.2 长加法器的布局结构

4.2.3 小结

4.3 功能验证

4.4 本章小结

第五章 FPGA实现的结果分析和性能比较

5.1 参与比较的加法器介绍

5.1.1 FPGA默认的行波进位加法器

5.1.2 传统的进位选择加法器

5.1.3 改进型行波进位加法器

5.2 FPGA实现后的时序分析

5.2.1 FPGA默认的行波进位加法器

5.2.2 改进型行波进位加法器

5.2.3 传统的进位选择加法器

5.2.4 本文提出的高性能长加法器

5.3 综合结果对比

5.4 本章小结

第六章 全文总结与展望

6.1 全文总结

6.2 后续工作展望

致 谢

参考文献

攻读硕士学位期间取得的成果