• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文学位 >A high-speed modular multiplier architecture based on modified Montgomery's multiplication algorithm.
【24h】

A high-speed modular multiplier architecture based on modified Montgomery's multiplication algorithm.

机译：一种基于改进的蒙哥马利乘法算法的高速模块化乘法器体系结构。

获取原文
获取原文并翻译 | 示例
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Many public-key cryptographic schemes make extensive use of modular exponentiation of long integers as its core arithmetic. Modular exponentiation can be accomplished by a sequence of modular multiplication. Therefore, the quest for intrinsic schemes to fast modular multiplication becomes the foremost need to real time encryption and decryption. In this thesis Montgomery's algorithm is revised such that modular multiplication can be executed nearly two times faster. The proposed algorithm is implemented by a two's complement Baugh-Wooley multiplier and a modular shifter-adder, both of which are designed as linear cellular arrays. The local interconnection, regularity and modularity make the proposed architecture suitable for VLSI implementation. The proposed modular multiplier would be simulated using VHDL (Very High Speed Integrated Circuits Hardware Description Language) followed by an implementation on a FLEX10K FPGA chip using MaxPlus II software.
机译：许多公共密钥密码方案广泛使用长整数的模幂作为其核心算法。模幂可以通过一系列模乘法来实现。因此，对内在方案寻求快速模块化乘法的需求成为实时加密和解密的首要需求。在本文中，对蒙哥马利算法进行了修改，以使模乘法的执行速度快近两倍。该算法由二进制补码Baugh-Wooley乘法器和模块化移位器加法器实现，二者均被设计为线性细胞阵列。本地互连，规则性和模块化使所提出的体系结构适用于VLSI实现。提议的模块化乘法器将使用VHDL（超高速集成电路硬件描述语言）进行仿真，然后使用MaxPlus II软件在FLEX10K FPGA芯片上实现。

著录项

  • 作者

    Magadi, Anand Shivashankaraiah.;

  • 作者单位

    Texas A&M University - Kingsville.;

  • 授予单位 Texas A&M University - Kingsville.;
  • 学科 Engineering Electronics and Electrical.
  • 学位 M.S.
  • 年度 2002
  • 页码 95 p.
  • 总页数 95
  • 原文格式 PDF
  • 正文语种 eng
  • 中图分类 无线电电子学、电信技术;
  • 关键词

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号