屏蔽栅MOSFET中间氧化膜工艺优化

周颖; 岳丰

首页> 中文期刊> 《集成电路应用》 >屏蔽栅MOSFET中间氧化膜工艺优化

屏蔽栅MOSFET中间氧化膜工艺优化

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

屏蔽栅MOSFET (Shielded Gate Trench MOSFET,缩写SGT-MOSFET)功率器件是一种基于传统沟槽式MOSFET (U-MOSFET)的一种改进型的沟槽式功率MOSFET.相比于传统U-MOSFET功率器件,它的开关速度更快,开关损耗更低,具有更好的器件性能.SGT-MOSFET功率器件的中间氧化膜起到了对栅电极和屏蔽电极的隔离作用,若中间氧化膜厚度不足或出现空洞,将对器件IGSS(栅源短路电流)产生不良影响.为了保证足够的氧化膜厚度,并且避免空洞的出现,采用HDPCVD(高密度等离子体化学气相淀积)的方法来生长中间氧化膜.但是,由于HDPCVD采用的是淀积和溅射相结合的方法,工艺参数调整不当,会对沟槽顶部拐角形貌造成破坏.通过优化工艺参数,使淀积溅射比控制在合理范围,可以实现中间氧化膜膜质良好,又不会对沟槽形貌产生破坏.

著录项

来源
《集成电路应用》 |2017年第7期|26-29|共4页
作者
周颖; 岳丰;
展开▼
作者单位

上海华虹宏力半导体制造有限公司,上海201206;

上海华虹宏力半导体制造有限公司,上海201206;

展开▼
原文格式 PDF
正文语种 chi
中图分类场效应器件;制造工艺;
关键词
集成电路制造; SGT; 中间氧化层; HDP;

相似文献

中文文献
外文文献
专利

1. 复合型栅氧化层薄膜双栅MOSFET研究 [J] . 王栋 ,周爱榕 ,高珊 . 固体电子学研究与进展 . 2015,第1期
2. 基于氧化铪的高k栅介质纳米MOSFET栅电流模型 [J] . 王伟 ,孙建平 ,顾宁 . 固体电子学研究与进展 . 2006,第4期
3. 高k介质对屏蔽栅沟槽型MOSFET电场调制的研究 [J] . 麻泽众 ,冯全源 ,赵宏美 . 电子元件与材料 . 2021,第010期
4. 一种基于BSIM4的屏蔽栅沟槽MOSFET紧凑型模型 [J] . 江逸洵 ,乔明 ,高文明 . 物理学报 . 2020,第017期
5. 提高DC-DC变换器效率用高单元密度屏蔽栅功率MOSFET [J] . 冯幼明 ,王传敏（译） . 电力电子 . 2010,第005期
6. 栅区位错点缺陷对槽栅Al2O3/GaN MOSFETs阈值 [C] . 何亮 ,张佳琳 ,李柳暗 . 第二届全国宽禁带半导体学术会议 . -1
7. 低损耗、高可靠性屏蔽栅功率MOSFET的研究与实现 [A] . 田野 . 2020

屏蔽栅MOSFET中间氧化膜工艺优化

摘要

著录项

相似文献

相关主题

期刊订阅