首页> 中文期刊> 《电声技术》 >基于FPGA的机间数据链网络时间同步设计

基于FPGA的机间数据链网络时间同步设计

         

摘要

针对机间数据链(Intraflight Datalink,IFDL)网络中的时间同步问题,设计并实现一种基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的网络时间同步方案.使用位置消息,到达检测时间,计算出主从节点时间偏差,实现单次交互完成时间同步.重点介绍系统设计方案和FPGA的实现方法.通过硬件实验验证,从节点时隙时间与主节点时隙可保持亚微秒级时间同步.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号