摘要:在基于总线结构的系统芯片测试中, 提出了在考虑扫描控制信号的条件下, 采用测试数据切片的测试控制方式来降低测试调度的粒度, 从而提高测试访问机制带宽的利用率. 并给出了在这种控制方式下测试时间的下限值. 最后采用 VCS 仿真器在 Benchmark ITC'02 中若干电路上对提出的测试控制方法进行仿真实验, 结果显示: 相对于文献[Kumar S, Marinssen E J. Control-Aware Test Architecture Design for Modular SoC Testing[C]. IEEE Proceedings of 8th European Test Workshop, Maastricht, The Netherlands: IEEE CS, 2003:57-62.]中考虑了测试控制的最优结果, 测试时间要缩短约 12.00%~21.90%;另外, 相对于其它文献中不考虑测试控制的结果, 测试时间还要缩短大约 1.82%~30.40%.