首页> 中文期刊> 《中国集成电路》 >门控时钟技术在RTL功耗优化上的应用

门控时钟技术在RTL功耗优化上的应用

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

本文简单介绍了门控时钟技术应用于RTL级功耗优化的原理.针对具体的RTL实例,利用门控时钟技术实现了RTL的功耗优化.实验结果表明:在采用门控时钟技术后,设计的功耗得到了显著降低,而代价则是增加很小的芯片面积.

著录项

来源
《中国集成电路》 |2013年第11期|40-44|共5页
作者
孙大成; 赵斌;
展开▼
作者单位

中国电子科技集团公司第三十八研究所,合肥230088;

中国电子科技集团公司第三十八研究所,合肥230088;

展开▼
原文格式 PDF
正文语种 chi
中图分类
关键词
门控时钟; 功耗优化;

相似文献

中文文献
外文文献
专利

1. Cadence综合技术提供新的方法来实现低功耗——Encounter RTL Compiler借助单一过程全局综合技术实现功耗、时序及面积上的优化 [J] . . 电子与电脑 . 2004,第012期
2. 应用于片上系统中低功耗IP核设计的自适应门控时钟技术 [J] . 常晓涛 ,张明明 ,张志敏 . 计算机学报 . 2007,第005期
3. 基于自适应门控时钟的CPU功耗优化和VLSI设计 [J] . 卜爱国 ,余翩翩 ,吴建兵 . 东南大学学报（自然科学版） . 2015,第002期
4. 基于门控时钟的寄存器传输级功耗优化 [J] . 郑国鹏 ,陈光化 . 电子技术 . 2006,第004期
5. 基于门控时钟的寄存器传输级功耗优化 [J] . 郑国鹏 ,陈光化 . 微计算机信息 . 2006,第029期
6. 应用于片上系统中低功耗IP核设计的自适应门控时钟技术 [C] . 常晓涛 ,中国科学院研究生院 ,张明明 . 中国科学院计算技术研究所第九届计算机科学与技术研究生学术讨论会 . 2006
7. 基于时钟门控技术对内存控制模块的RTL级功耗优化 [A] . 姬强 . 2017

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号