退出
我的积分:
中文文献批量获取
外文文献批量获取
罗莉; 胡守仁;
国防科技大学计算机学院;
乘法器; 并行乘法器; 芯片; 设计;
机译:大规模并行多核GPU进行高速算术处理的实际应用:将512个32/64位处理器内核集成在一个芯片上的GPU在数值算术处理中的应用
机译:使用大规模并行多核GPU的高速算术处理的实际应用-在将512个32位处理器内核集成到一个芯片上的GPU的数值算术处理中的应用
机译:使用第四纪携带展望加法器的低功率和高速乘法器的设计与实现
机译:四元数计算的并行浮点矩阵乘法器的设计与实现
机译:高速数组乘法器的并行(p,q)计数器的实现
机译:具有3D堆叠140 GOPS列并行PE的1 ms高速视觉芯片的设计和性能
机译:高速16X16 CMOS Vedic乘法器的设计与实现
机译:高速并行加法器和乘法器
机译:单芯片高速缓冲存储器以及包括多个并行连接的单芯片高速缓冲存储器的高速缓冲存储器装置
机译:模块化高速乘法器,以及用于这种乘法器的集成电路芯片模块
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。