局部氧化工艺对栅氧化膜缺陷的影响

机译：使用Ru正沟道金属氧化物半导体和TaC负沟道金属氧化物半导体栅电极的双金属栅集成互补金属氧化物半导体工艺方案

机译：比较0.5微米晶体管遭受工艺损伤的CVD堆叠栅氧化物和热栅氧化物的比较

机译：选择性氧化条件对栅氧化物中缺陷产生的影响

机译：工艺引起的界面缺陷对栅氧化层完整性的影响

机译：用于45nm及以后工艺的氧化gate和硅酸ha栅氧化物的工艺开发，表征，瞬态松弛和可靠性研究。

机译：栅堆叠结构和工艺缺陷对32 nm工艺节点PMOSFET中NBTI可靠性的高k介电依赖性的影响

机译：支持对应变单层氧化膜稳定局部缺陷的影响

机译：表面缺陷和局部结构对金属氧化物表面酸/碱性质和氧化途径的影响。最后报告，1990年6月至1997年1月

机译：定位和确定金属绝缘体半导体电容器中栅氧化层缺陷局部密度的方法;提供栅极氧化物完整性缺陷密度的映射

机译：闪存单元的氧化工艺包括准备半导体衬底，在其上形成具有隧道氧化物膜，无电势栅极，介电膜和控制栅极的栅电极，并进行干法氧化

机译：一种具有高介电常数栅氧化膜形成方法，边界层还原法，高介电常数栅绝缘膜，高介电常数栅绝缘膜和高k栅氧化膜的晶体管，