屏蔽源结构高可靠16输出的高压NMOS/CMOS逻辑集成电路

H.Wakaumi; 张干

首页> 中文期刊> 《微电子学》 >屏蔽源结构高可靠16输出的高压NMOS/CMOS逻辑集成电路

屏蔽源结构高可靠16输出的高压NMOS/CMOS逻辑集成电路

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

最近研制了一种高压MOS集成电路,该电路由具有400V,0.5A输出能力的16高压NMOS管阵列及其控制CMOS逻辑电路组成。它内部的高压和低压NMOS管做成了屏蔽源结构,从而完全地实现了无寄生双极效应的高压MOS集成电路。事实上,这种集成电路在200V,2MHz下已成功地驱动了等离子体显示板而无任何寄生效应,其工作的高可靠性已得到证实。为了探讨高集成度的可能性,试验研究了在高压晶体管之间,低压晶体管之间以及高压和低压晶体管之间的相互影响产生的寄生双极效应。结果,证实了“屏蔽源结构”可以实现高密度的高压MOS集成电路。

著录项

来源
《微电子学》 |1986年第6期|57-60|共4页
作者
H.Wakaumi; 张干;
展开▼
作者单位

展开▼
原文格式 PDF
正文语种 chi
中图分类
关键词

相似文献

中文文献
外文文献
专利

1. 一种新型的基于pMOS和nMOS阈值电压差的CMOS电压基准源(英文) [J] . 孔明 ,郭健民 ,张科 . 半导体学报：英文版 . 2007,第10期
2. 亚微米CMOS工艺中GG-NMOS结构ESD保护电路改进设计 [J] . 黄九洲 ,夏炎 . 电子器件 . 2007,第2期
3. CMOS工艺中GG-NMOS结构ESD保护电路设计 [J] . 杜鸣 ,郝跃 ,朱志炜 . 半导体学报：英文版 . 2005,第8期
4. 高电源抑制无输出电容NMOS低压差线性稳压器设计 [J] . 刘佳宾 ,毛欣 ,黄亮 . 电子器件 . 2019,第2期
5. 基于逻辑力度的高速CMOS集成电路设计 [C] . 李林森 ,李建华 ,张爱新 . 上海市电机工程学会、上海市电工技术学会2006年学术年会 . 2006
6. CMOS工艺下集成电路内部ESD保护电路结构研究与可靠性分析 [A] . 王昊鹏 . 2007

屏蔽源结构高可靠16输出的高压NMOS/CMOS逻辑集成电路

摘要

著录项

相似文献

相关主题

期刊订阅