首页> 中文期刊> 《微电子学与计算机》 >N沟增强/耗尽型MAOS/MNOS集成电路的设计和特性

N沟增强/耗尽型MAOS/MNOS集成电路的设计和特性

         

摘要

采用MAOS/MNOS双介质栅制备N沟增强/耗尽型集成电路。文中阐述了设计考虑,工艺流程,给出了管芯、门电路、触发器和四位运算器样品的测量结果。电路只用单一的+5~+7伏电源,与晶体管-晶体管逻辑电路相容。用电路功能相同的R-S触发器作比较,N沟增强/耗尽型的性能指标-平均传输时间延迟x功耗比P沟增强/增强型提高30倍左右。四位运算器的进位链每位平均传输延时为30毫微秒。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号