首页> 中文期刊> 《微电子学与计算机》 >基于FPGA的六级流水线MIPS处理器设计

基于FPGA的六级流水线MIPS处理器设计

         

摘要

设计出了一种兼容MIPS指令集的32位六级流水线嵌入式处理器.六级流水线的划分平衡了各个阶段的任务.并详细介绍了数据冲突和控制冲突的解决方法.该处理器使用FPGA实现,在DE2芯片上的运行时钟频率可达81.7 MHz.最后给出了设计的综合结果,并对该设计进行了软件仿真和硬件验证.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号