PCI桥接IP Core的Verilog HDL实现

宁佐林; 邱智亮

首页> 中文期刊> 《电子科技》 >PCI桥接IP Core的Verilog HDL实现

PCI桥接IP Core的Verilog HDL实现

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

PCI总线是目前最为流行的一种局部性总线.通过对PCI总线一些典型功能的分析以及时序的阐述,利用VerilogHDL设计了一个将非PCI功能设备转接到PCI总线上的IP Core.同时,通过在ModelSim SE PLUS 6.0上运行测试程序模块,得到了理想的仿真数据波形,从软件上证明了功能的实现.

著录项

来源
《电子科技》 |2006年第4期|43-46|共4页
作者
宁佐林; 邱智亮;
展开▼
作者单位

西安电子科技大学,综合业务网国家重点实验室,陕西,西安,710071;

西安电子科技大学,综合业务网国家重点实验室,陕西,西安,710071;

展开▼
原文格式 PDF
正文语种 chi
中图分类半导体集成电路（固体电路）;
关键词
PCI总线; VerilogHDL; IP Core; ModemSim;

相似文献

中文文献
外文文献
专利

1. USB IP Core的Verilog HDL语言设计方法 [J] . 凌朝东 ,刘蓉 ,林春德 . 莆田学院学报 . 2002,第003期
2. PCI总线目标接口状态机的Verilog HDL实现 [J] . 齐淋淋 ,向健勇 . 计算机工程与设计 . 2006,第012期
3. 基于Verilog HDL的SPI IP核的设计及仿真实现 [J] . 白光泽 ,邢燕 . 制造业自动化 . 2010,第012期
4. 基于Verilog HDL的全功能UART IP核的设计与实现 [J] . 范健民 ,郑学仁 ,陈玲晶 . 中国集成电路 . 2005,第001期
5. 基于Verilog HDL的IIC总线IP核设计 [J] . 朱诚诚 ,石晶晶 ,陈斯 . 电子器件 . 2015,第006期
6. USB IP Core的Verilog-HDL实现 [C] . 凌朝东 ,刘蓉 ,林春德 . 中国微计算机学会第十三届年会2002年嵌入式系统及其应用研讨会 . 2002
7. 基于System Verilog的PCIe桥接芯片验证平台的研究与设计 [A] . 李扬 . 2020

PCI桥接IP Core的Verilog HDL实现

摘要

著录项

相似文献

相关主题

期刊订阅