基于FPGA的高效并行HDMI2.0编码器设计

龚家亮; 唐清善; 白创

首页> 中文期刊> 《电子科技》 >基于FPGA的高效并行HDMI2.0编码器设计

基于FPGA的高效并行HDMI2.0编码器设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

针对多路视频显示系统设计时扩展性差且电路面积大等问题,文中设计了一种高效并行HDMI 2.0编码器.编码器进行了对HDMI 1.4版和2.0版标准的兼容性设计;通过简化编码器的功能和提供用户友好型的数据接口来提高编码器的可扩展性和可移植性;通过并行设计来使得ECC电路和加扰电路与整个编码器保持相同的数据速率,并采用流水线的设计方式来实现视频数据编码电路的并行编码.文中对HDMI 2.0编码器进行了综合后的结果分析、功能仿真和板上测试.测试结果表明,HDMI 2.0编码器符合HDMI标准,能够稳定进行编码和输出.综合后的分析结果表明,采用并行设计的HDMI 2.0编码器可到达HDMI 2.0版标准中的最大带宽,具备编码超高清视频的能力.

著录项

来源
《电子科技》 |2021年第4期|34-40|共7页
作者
龚家亮; 唐清善; 白创;
展开▼
作者单位

长沙理工大学物理与电子科学学院湖南长沙410114;

长沙理工大学物理与电子科学学院湖南长沙410114;

长沙理工大学物理与电子科学学院湖南长沙410114;

展开▼
原文格式 PDF
正文语种 chi
中图分类图像通信、多媒体通信;
关键词
多路视频; HDMI; 编码器; 并行设计; ECC; 加扰; 流水线; 超高清视频;

相似文献

中文文献
外文文献
专利

1. 一种基于FPGA的并行H.264/AVC编码器架构 [J] . 张建国 ,关则昂 ,徐渊 . 计算机工程 . 2015,第012期
2. HEVC的高效并行流水编码器设计 [J] . 王炎 ,施隆照 ,李忠旺 . 广播电视网络 . 2020,第001期
3. HEVC的高效并行流水编码器设计 [J] . 王炎 ,施隆照 ,李忠旺 . 广播电视网络 . 2020,第001期
4. 一种基于SoC-FPGA的HEVC编码器高效数据存取系统 [J] . 李忠旺 ,施隆照 ,王炎 . 有线电视技术 . 2019,第009期
5. 32位并行数据的CRC-16编码器的FPGA实现 [J] . 谭华 ,韦林 ,田宜君 . 河池学院学报 . 2008,第002期
6. DMB-TH高速并行BCH编码器的设计与FPGA实现 [C] . 艾雨 ,周亮 . 2009中国西部第六届青年通信学术会议 . 2009
7. 基于CPU+GPU平台的HEVC并行编码器设计与实现 [A] . 董菁鑫 . 2018

基于FPGA的高效并行HDMI2.0编码器设计

摘要

著录项

相似文献

相关主题

期刊订阅