并行设计

摘要： 针对地外天体的巡视探测任务,环境感知计算量大影响行走效率的问题,提出了立体视觉算法及并行优化设计与硬件协同来提高效率的方案。通过前向模型一次查表、省略冗余计算、三维点云生成与快速滤波等并行优化算法,立体视觉的计算量显著减少。再通过硬件的并行实现,感知效率比“玉兔二号”提升了8倍。“祝融号”火星车采用该算法自主避障,完成了安全高效的1 km行走距离,飞行在轨验证结果表明该设计在地外天体未知环境和资源约束条件下快速有效,可作为后续深空任务的基石。

摘要： 为了提高农机数字化设计效率和零件设计质量,将Java交互式界面引入到农机的远程协同设计中,并采用CATIA交互建模的原理,实现了农机零部件的并行设计,有效缩短了零件的设计周期。以农机变速箱的设计为例,采用CATIA软件建立了零件的模型,利用交互性设计原理对零件进行了虚拟装配,得到了变速箱体的整体模型,从而验证了Java在交互设计中使用的可行性,为农机零部件的数字化创新设计提供了一种新的方法。

摘要： 传统的物流装备开发过程是顺序、串行的,设计周期长,开发成本高,针对这一问题,将数字孪生的理念引入到物流装备设计中,提出了一种基于数字孪生的物流装备并行设计方法,该方法可实现机械、电气和自动化工程的并行设计及跨学科协同和验证。基于该方法建立了仓储物流系统中典型物流装备堆垛机的数字孪生模型,通过控制程序驱动孪生模型虚拟运行完成设计结果的协同验证,证明了方法的可行性和有效性。

摘要： 《工程设计学报》刊登工程设计领域及其新兴交叉学科领域具有创新性和前沿性的高水平基础研究、应用研究的成果论文;鼓励理论结合实践,注重学术界和工业界合作,追求学术性和实用性的统一。《工程设计学报》内容涉及广泛,包括设计理论和方法学、创新设计、并行设计、优化设计、可靠性设计、评价与决策、面向制造的设计。

摘要： 为满足卫星通信下行链路接收系统的实时化处理需求,提出一种基于图形处理单元(Graphics Processing Unit,GPU)的部分抽取信道化高效实现方法。首先依据信道化模型的实现步骤,设计出结合线性数据移位和循环数据移位的多相滤波内核,然后通过共享内存实现块内数据的访问加速,并利用流框架隐藏批处理数据的传输时间,最后在CUDA环境下对实际信号进行测试,结果表明,该方法相较于CPU平台可取得9至21倍的加速比,为该场景下的实时化处理提供了可能。

摘要： 为提高PLC的教学效果,文章运用虚拟仿真软件进行PLC项目设计调试,以组成三维场景的虚拟设备为控制对象,通过PLC编程、机器人编程、通信连接,利用PLC高级仿真软件,实现虚拟仿真设备与PLC之间的数据交换,可直观地展现三维场景下工业生产线自动化控制系统的实时运行过程,不仅能够体现与实际生产线一致的物理性能,而且对于机械结构动作与PLC实现并行设计,为PLC实践教学方面提供了更为广阔的发展空间。

摘要： 近日,建筑设计公司伍兹贝格为澳大利亚国民银行(N AB)在悉尼并行设计了两处办公空间。设计突破空间的物理距离,以壮观的“红梯”作为两处办公场所相同的空间元素,将遥距24 km的两个工作场所NAB 3 Parramatta Square (3PS)和NAB2 Carrington St(2CS)联系起来,形成可容纳超过6000名员工的NAB悉尼“办公园区”。同时,这一设计也为银行工作场所体验的革新树立了标杆,通过相同的空间体验,让现有和新兴客户群体产生联系。“两处空间是并行设计和交付的,我们基于N AB墨尔本Bourke街700号的空间策略,续写了NAB的革新愿景。设计团队提炼出专属NAB品牌的DNA,将其贯穿于两个场所的设计之中,各具差异的场址属性和客户画像则定义出每处空间的独特性。”伍兹贝格全球办公设计总监Amanda Stanaway表示。

摘要： 在电动汽车增程器的设计过程中,增程器发动机和发电机的工作点效率是否匹配直接决定增程器的系统效率。针对上述问题,本文提出一种利用神经网络和遗传算法对增程器发动机和发电机主要结构参数进行并行设计优化和匹配的方法,在最大化增程器的系统效率的同时,获得增程器发动机和发电机主要结构参数和初步性能,以及最大效率所在的范围。本文的研究可以为增程器系统的设计和性能优化提供重要的方法论指导。

摘要： 针对多路视频显示系统设计时扩展性差且电路面积大等问题,文中设计了一种高效并行HDMI 2.0编码器.编码器进行了对HDMI 1.4版和2.0版标准的兼容性设计;通过简化编码器的功能和提供用户友好型的数据接口来提高编码器的可扩展性和可移植性;通过并行设计来使得ECC电路和加扰电路与整个编码器保持相同的数据速率,并采用流水线的设计方式来实现视频数据编码电路的并行编码.文中对HDMI 2.0编码器进行了综合后的结果分析、功能仿真和板上测试.测试结果表明,HDMI 2.0编码器符合HDMI标准,能够稳定进行编码和输出.综合后的分析结果表明,采用并行设计的HDMI 2.0编码器可到达HDMI 2.0版标准中的最大带宽,具备编码超高清视频的能力.

摘要： 《工程设计学报》刊登工程设计领域及其新兴交叉学科领域具有创新性和前沿性的高水平基础研究、应用研究的成果论文;鼓励理论结合实践,注重学术界和工业界合作,追求学术性和实用性的统一。《工程设计学报》内容涉及广泛,包括设计理论和方法学、创新设计、并行设计、优化设计、可靠性设计、评价与决策、面向制造的设计、面向装配和维修的设计、设计专家系统和智能工程、结构静动态分析和设计、CAD/CAPP/CAM一体化、多媒体设计方法和技术等各方面。

摘要： 随着二代测序技术的快速发展,基因数据的增长速度已超过了摩尔定律,基因数据分析工具逐渐无法满足如此大规模的数据分析需求.一方面,基因数据分析工具大多仍为串行执行,无法有效地利用多核结构提升性能并导致计算资源的严重浪费;另一方面,由于前期设计和开发的局限性,分析工具所依赖的底层算法库不能兼顾高性能与友好的用户接口.本文面向Gene Panel分析流程(1)设计并实现了一套全新的并行Gene Panel基因数据分析流程,通过数据并行和任务并行两种主要并行手段并结合负载均衡等其他优化方法,有效地提升了多核平台的资源利用率,并获得了5～7x的整体加速比;(2)设计并实现了一种接口友好的高性能基因数据分析底层库HCC.由于相似的算法特征,本文的优化方法同样适用于除Gene Panel外的其他测序流程.

摘要： 针对DEFEL串行计算程序,通过分析其计算特点和主要数据依赖关系,设计了基于区域分解的并行算法,采用MPI编写了相应的并行程序,使得程序能够在高性能并行计算机上运行,解决了计算规模和计算时间问题.针对DEFEL并行计算程序,在集群上进行了正确性和并行效率测试,测试结果表明,并行计算程序的计算结果正确,50万节点iron模型的并行效率达到了78％.

摘要： 目前防火墙、网关类安全防护产品难以满足针对网络和信息系统的特定需求,同时目前的安全防护产品基本都采用国外基础软硬件,存在核心技术受制于人带来的安全隐患.针对国产处理器性能不足的缺点,提出了一种多龙芯处理器并行处理技术架构,并基于此架构设计并实现了一种安全网关,可部署于网络信息中心出口处,具备防火墙、入侵防御和安全接入控制等多个功能.在提升自主可控水平的同时,弥补了国产处理器性能和可靠性的不足,确保了信息中心及用户网络环境的安全可控.

摘要： 目前防火墙、网关类安全防护产品难以满足针对网络和信息系统的特定需求,同时目前的安全防护产品基本都采用国外基础软硬件,存在核心技术受制于人带来的安全隐患.针对国产处理器性能不足的缺点,提出了一种多龙芯处理器并行处理技术架构,并基于此架构设计并实现了一种安全网关,可部署于网络信息中心出口处,具备防火墙、入侵防御和安全接入控制等多个功能.在提升自主可控水平的同时,弥补了国产处理器性能和可靠性的不足,确保了信息中心及用户网络环境的安全可控.

摘要： 目前防火墙、网关类安全防护产品难以满足针对网络和信息系统的特定需求,同时目前的安全防护产品基本都采用国外基础软硬件,存在核心技术受制于人带来的安全隐患.针对国产处理器性能不足的缺点,提出了一种多龙芯处理器并行处理技术架构,并基于此架构设计并实现了一种安全网关,可部署于网络信息中心出口处,具备防火墙、入侵防御和安全接入控制等多个功能.在提升自主可控水平的同时,弥补了国产处理器性能和可靠性的不足,确保了信息中心及用户网络环境的安全可控.

摘要： 目前防火墙、网关类安全防护产品难以满足针对网络和信息系统的特定需求,同时目前的安全防护产品基本都采用国外基础软硬件,存在核心技术受制于人带来的安全隐患.针对国产处理器性能不足的缺点,提出了一种多龙芯处理器并行处理技术架构,并基于此架构设计并实现了一种安全网关,可部署于网络信息中心出口处,具备防火墙、入侵防御和安全接入控制等多个功能.在提升自主可控水平的同时,弥补了国产处理器性能和可靠性的不足,确保了信息中心及用户网络环境的安全可控.

摘要： 目前防火墙、网关类安全防护产品难以满足针对网络和信息系统的特定需求,同时目前的安全防护产品基本都采用国外基础软硬件,存在核心技术受制于人带来的安全隐患.针对国产处理器性能不足的缺点,提出了一种多龙芯处理器并行处理技术架构,并基于此架构设计并实现了一种安全网关,可部署于网络信息中心出口处,具备防火墙、入侵防御和安全接入控制等多个功能.在提升自主可控水平的同时,弥补了国产处理器性能和可靠性的不足,确保了信息中心及用户网络环境的安全可控.

摘要： 联机分析处理(OLAP)工具基于方体(Data Cube)提供在多种粒度上对多维数据的交互式分析,成为现代数据仓库和决策支持系统的重要组件.大数据时代下,方体呈指数型膨胀,传统的单机生成技术陷入内存溢出、维度爆炸的困境,将分布式计算引入方体计算是必然选择.本文适配Spark的平台特性,提出行之有效的并行方体生成算法PipeCube,以及配套的物化设计和查询方法.本算法将搜索格划分为多条线型pipeline并串行执行之,同时引入数据炸裂技术和离散型pipeline的设计增加并行度;针对大数据量下的OLAP操作,本文设计方体的分布式存储和HashMap索引以实现精准定向,避免对文件的全量扫描.在不同数据规模和不同维度数量上的实验表明,PipeCube算法高度胜任大数据量、高维度数和有限内存的计算场景。

摘要： 联机分析处理(OLAP)工具基于方体(Data Cube)提供在多种粒度上对多维数据的交互式分析,成为现代数据仓库和决策支持系统的重要组件.大数据时代下,方体呈指数型膨胀,传统的单机生成技术陷入内存溢出、维度爆炸的困境,将分布式计算引入方体计算是必然选择.本文适配Spark的平台特性,提出行之有效的并行方体生成算法PipeCube,以及配套的物化设计和查询方法.本算法将搜索格划分为多条线型pipeline并串行执行之,同时引入数据炸裂技术和离散型pipeline的设计增加并行度;针对大数据量下的OLAP操作,本文设计方体的分布式存储和HashMap索引以实现精准定向,避免对文件的全量扫描.在不同数据规模和不同维度数量上的实验表明,PipeCube算法高度胜任大数据量、高维度数和有限内存的计算场景。

摘要： 联机分析处理(OLAP)工具基于方体(Data Cube)提供在多种粒度上对多维数据的交互式分析,成为现代数据仓库和决策支持系统的重要组件.大数据时代下,方体呈指数型膨胀,传统的单机生成技术陷入内存溢出、维度爆炸的困境,将分布式计算引入方体计算是必然选择.本文适配Spark的平台特性,提出行之有效的并行方体生成算法PipeCube,以及配套的物化设计和查询方法.本算法将搜索格划分为多条线型pipeline并串行执行之,同时引入数据炸裂技术和离散型pipeline的设计增加并行度;针对大数据量下的OLAP操作,本文设计方体的分布式存储和HashMap索引以实现精准定向,避免对文件的全量扫描.在不同数据规模和不同维度数量上的实验表明,PipeCube算法高度胜任大数据量、高维度数和有限内存的计算场景。

摘要： 本发明实施例公开了一种并行FIR抽取滤波器的数据处理方法，所述并行FIR抽取滤波器的抽取因子可变，所述并行FIR抽取滤波器包括P个FIR子滤波器，P取正整数，该并行FIR抽取滤波器的数据处理方法包括：缓存当前时刻获取的M路并行输入数据，M为大于P的整数；将缓存的所有数据进行组合后获得多个数据组；根据当前的抽取因子从所述多个数据组中抽取P个数据组；将所述P个数据组分别输出至所述P个FIR子滤波器中，以执行数据处理操作。本发明实施例还公开了一种并行FIR抽取滤波器。

摘要： 本发明提供一种并行处理设计装置、以及并行处理设计方法。CPU包括：观测点计算部，其在多个设计变量的维数超过规定维数的情况下，放弃设计上的贡献较少的设计变量，并利用采集函数和罚函数而对用于搜索如下区域的多个观测点进行计算，所述区域为，能够执行与成为所述规定维度以下的多个设计变量的各自相关的性能的区域；概率分布计算部，其针对所述多个性能中的每一个，而分别对在被计算出的所述多个观测点处能够执行所述多个性能中的每一个的概率分布进行计算；多性能可执行区域输出部，其将针对所述多个性能中的每一个而计算出的概率分布的总乘积作为多性能可执行区域而进行输出。

摘要： 一种用以支援并行程序设计的装置，它包括用以将具有并行结构的第一并行程序转换为能被顺序执行之串行程序的串行程序设计单元；用以为串行程序排除错误并形成排除错误信息的排除错误单元；以及根据该排除错误信息，对已排除错误的串行程序进行并行程序设计，将该串行程序转换为第二并行程序的并行程序的程序设计单元。上述装置中，排除错误单元包括用以将与并行有关的信息引入串行程序的单元。

摘要： 本发明实施例公开了一种并行FIR抽取滤波器的数据处理方法，所述并行FIR抽取滤波器的抽取因子可变，所述并行FIR抽取滤波器包括P个FIR子滤波器，P取正整数，该并行FIR抽取滤波器的数据处理方法包括：缓存当前时刻获取的M路并行输入数据，M为大于P的整数；将缓存的所有数据进行组合后获得多个数据组；根据当前的抽取因子从所述多个数据组中抽取P个数据组；将所述P个数据组分别输出至所述P个FIR子滤波器中，以执行数据处理操作。本发明实施例还公开了一种并行FIR抽取滤波器。

摘要： 本发明无需大幅度增加电路规模即可实现一种在SIMD处理时不会产生性能下降的混合模式并行处理器系统。把N个可实现SIMD操作的处理元件PE分组成进行MIMD操作的M(＝N÷S)个处理单元PU。MIMD操作时，各个PU内的属于每个PE的共计S个存储器中的P个(P＜S)作为命令超高速缓冲存储器来操作，剩余的存储器作为数据存储器或者数据超高速缓冲存储器来操作。另外，属于每个PE的共计S组的通用寄存器中，1组保持原状作为PU的通用寄存器来操作，剩余的S－1组中T组(T＜S－1)或必要数目组作为命令超高速缓冲存储器的标记保存用寄存器来操作。

摘要： 当对应用程序编程时，提供一种并行管理程序，其能够执行编程而不用考虑与其他应用程序并行关系。应用程序管理器(25)包括用于注册当前运行的应用程序运行列表(61)和用于注册处于待机的应用程序的运行等待列表(62)。在出现应用程序并行时，应用程序管理块(64)参考相应于注册在列表(61)中的正在运行的应用程序的状态和注册在列表(62)中的等待的应用程序的状态的并行条件表，并且根据每个状态的优先级确定每个应用程序被设置成的状态(开始、终止、等待等等)。应用程序控制块(65)将每个应用程序设置为应用程序管理块(64)确定的状态，从而执行每个应用程序的并行管理。

摘要： 本发明请求保护一种基于FPGA的细粒度两并行Systolic FxLMS滤波器设计方法。主要包括3个部分：(1)Systolic FxLMS滤波器设计(2)两并行Systolic FxLMS滤波器设计(3)细粒度两并行Systolic FxLMS滤波器设计。本发明创新点在于研究了细粒度两并行Systolic FxLMS算法在主动降噪耳机中实现的可行性，改善了FxLMS滤波器的收敛性、吞吐量和功耗，该结构在相同的频率下吞吐量是传统结构的2倍，且收敛性接近Systolic FxLMS算法；所提出的8抽头滤波器结构与现有最佳结构相比时钟速度提高52.17％，功耗降低9.28％。

摘要： 本申请公开了一种可实现并行布线的FPGA设计方法，涉及FPGA领域，该方法对FPGA内部的可编程逻辑资源划分为正常布局区和预留空白区，在布局时将用户输入网表在FPGA内部的各个正常布局区内进行布局得到初始布局结果，对线网端点分布在至少两个不同的正常布局区内的原始线网可以利用预留空白区内的一对预定连接端拆分为若干个对应到不同正常布局区的待布线网，由此各个区域有各自的网表及布线资源图，因此在并行绕线时，各个区域内的绕线结果相互独立、互不干扰，可分别进行绕线后直接将结果进行全局的合并，无需再对不同的区域进行冲突解决，运行结果不受网表处理次序及设计环境影响，可以有效的提高设计效率。

摘要： 本发明实施例公开了一种基于FPGA的高速并行插值滤波器的设计方法，本发明实施例方法包括：并行频域滤波和并行重采样，频域波部分包括了上采样和滤波模块，用于对输入数据进行2倍的内插并进行低通滤波；重采样部分包括了插值控制NCO单元、全局控制单元、移位寄存器组单元、差值基点选择单元和插值运算单元，重采样设计用于消除采样率偏差保持数据时间同步，通过三次B样条插值算法及Farrow进行插值算法设计。本发明实施例利用FPGA灵活的可编程特性及高速并行的处理方式进行设计，能够有效减少硬件资源的消耗，同时高速实时的对数据进行处理。

摘要： 本发明公开了一种基于模型成熟度的产品结构设计与工艺设计并行设计方法，包括如下步骤：（1）定义产品结构设计模型的成熟度等级；（2）将不同成熟度等级的产品结构设计模型预发放给对应的工艺设计人员，以使产品结构设计与工艺设计并行开展。本发明相比现有技术具有以下优点：对产品结构设计模型的成熟度进行划分，并将达到一定成熟度的结构设计模型预发放给工艺设计人员，实现产品结构设计和工艺设计的并行开展，提高了产品研发的效率，降低了差错率，避免了不必要的时间浪费和成本浪费，缩短了产品研发周期，降低了产品研发费用。