退出
我的积分:
中文文献批量获取
外文文献批量获取
WANG Jie; KANG Junjie; HOU Gang; YU Jianhai;
电路可靠性; 容错评价; VerilogHDL;
机译:在FPGA上用Verilog HDL实现的高速故障注入工具,用于测试容错设计
机译:使用ISCAS基准电路的芯片系统设计-一种基于Verilog HDL的故障注入和仿真方法
机译:基于Verilog的OFDM系统高速可变点流水线FFT处理器的设计与实现。
机译:基于IMS QTI的自适应评估工具的设计与实现
机译:在Verilog-A中为自旋电子设备建模以与行业标准仿真工具一起使用
机译:AnimalQTLdb:牲畜QTL数据库工具集用于位置QTL信息挖掘及其他
机译:使用提出的RASP合适工具的行为Verilog设计故障注入和测试方法
机译:简单:原型软件故障注入工具
机译:Spice到Verilog网表转换器以及使用Spice进行Verilog和Verilog进行Spice翻译的设计方法
机译:基于漏洞诊断脚本的安全工具偷袭检测系统的设计与实现
机译:横向扩展负载均衡器LWM2M CoAP MQTT基于横向扩展和负载均衡器的基于LWM2M CoAP和MQTT国际标准的IoT平台控制方法
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。