首页> 中文期刊> 《国防科技大学学报》 >130 nm加固SOI工艺的抗辐射控制芯片设计

130 nm加固SOI工艺的抗辐射控制芯片设计

         

摘要

针对航天电子系统控制模块对集成电路的抗辐射需求,在130 nm部分耗尽绝缘体上硅(Silicon-On-Insulator,SOI)工艺平台上设计了一款基于比例、积分、微分控制算法的控制芯片,并分别从晶圆材料、制备工艺、版图设计的角度对芯片进行了总剂量辐射加固.流片测试结果表明,芯片的调节精度达到了5×10-12,与进口抗辐射现场可编程门阵列水平相当;在长时间频率稳定度方面,芯片优于国外抗辐射现场可编程门阵列.对芯片进行的模拟辐照试验表明,芯片在300 krad(Si)的总剂量辐照条件下依然可以正常工作.

著录项

  • 来源
    《国防科技大学学报》 |2020年第3期|17-21|共5页
  • 作者单位

    中国科学院上海微系统与信息技术研究所 信息功能材料国家重点实验室 上海 200050;

    中国科学院上海微系统与信息技术研究所 信息功能材料国家重点实验室 上海 200050;

    中国科学院大学 北京 100049;

    中国科学院上海微系统与信息技术研究所 信息功能材料国家重点实验室 上海 200050;

    中国科学院上海微系统与信息技术研究所 信息功能材料国家重点实验室 上海 200050;

    中国科学院上海微系统与信息技术研究所 信息功能材料国家重点实验室 上海 200050;

    中国科学院大学 北京 100049;

  • 原文格式 PDF
  • 正文语种 chi
  • 中图分类 专用集成电路;
  • 关键词

    集成电路; 抗辐射; 绝缘体上硅; 控制芯片;

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号