一种超低功耗的全CMOS基准电压源设计

王梓淇; 王永顺; 陈昊

首页> 中文期刊> 《现代电子技术》 >一种超低功耗的全CMOS基准电压源设计

一种超低功耗的全CMOS基准电压源设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

基于SMIC 0.13μm CMOS工艺,设计一款纳瓦级功耗的全CMOS带隙基准电路.该电路由全CMOS电路实现,避免使用三极管和电阻,实现了节省芯片面积的目的.晶体管工作在三极管区和亚阈值区,大幅降低了功耗.Cadence仿真结果表明:在-20～100℃范围内,温度系数为31 ppm/℃;在电源电压1.2～3.3 V的变化范围内,电源电压漂移系数为0.42％/V.参考电源电压下,电路的电源抑制比(PSRR)达到51.7 dB@100 Hz;室温下,电路总静态电流为22.8 nA,功耗为27.4 nW@1.2 V;该电路可调节性强,适用于低功耗芯片中.

著录项

来源
《现代电子技术》 |2020年第16期|1-38|共4页
作者
王梓淇; 王永顺; 陈昊;
展开▼
作者单位

兰州交通大学电子与信息工程学院甘肃兰州 730070;

兰州交通大学电子与信息工程学院甘肃兰州 730070;

兰州交通大学电子与信息工程学院甘肃兰州 730070;

展开▼
原文格式 PDF
正文语种 chi
中图分类 TN402-34;
关键词
全CMOS; 带隙基准; 基准电压源; 电路设计; 超低能耗; Cadence仿真;

相似文献

中文文献
外文文献
专利

1. 一种全CMOS低功耗基准电压源的设计 [J] . 池上升 ,胡炜 ,许育森 . 电子技术应用 . 2014,第005期
2. 一种消除体效应的纳瓦量级全CMOS基准电压源 [J] . 段吉海 ,邓东宇 ,徐卫林 . 微电子学与计算机 . 2015,第7期
3. 一种高电源抑制比全工艺角低温漂CMOS基准电压源 [J] . 方圆 ,周凤星 ,张涛 . 电子设计工程 . 2012,第024期
4. 一种超低功耗全CMOS基准电路 [J] . . 电子设计工程 . 2019,第001期
5. 一种CMOS集成基准电压源的电路设计 [J] . 舒梅 . 电子世界 . 2021,第002期
6. 一种新型的CMOS亚阈值超低功耗基准电压源 [C] . WU Gang ,吴刚 ,ZHOUZE Kun . 2014四川省电子学会半导体与集成技术专委会学术年会 . 2014
7. 超低功耗CMOS基准电压源的研究与设计 [A] . 周勇 . 2017

一种超低功耗的全CMOS基准电压源设计

摘要

著录项

相似文献

相关主题

期刊订阅