首页> 中文期刊> 《科学技术与工程》 >基于流水线的复数阵列加法器的设计与实现

基于流水线的复数阵列加法器的设计与实现

         

摘要

复数加法运算复杂,用硬件实现复数加法,需要使用数目众多的加法器,占用大量的面积.通过分析复数加法的运算过程,将计算过程流水化,对各加法器进行有效的复用,设计了一个阵列加法器的电路结构实现其功能,并将其用Verilog硬件设计语言描述后,在Modelsim 6.0中完成了功能验证,在Syplify Pro 7.0中完成了电路综合,并采用ISE 7.1完成了布局布线.功能验证、电路综合及布局布线的结果表明设计正确,实现了复数加法运算,时序性能好,耗用资源少.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号