基于VHDL的数字频率计的设计

刘硕

首页> 中文期刊> 《科技信息》 >基于VHDL的数字频率计的设计

基于VHDL的数字频率计的设计

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

在电子设计领域,随着计算机技术、大规模集成电路技术、EDA技术的发展和可编程逻辑器件的广泛应用,传统的自下而上的数字电路设计方法、工具、器件已远远落后于当今技术的发展.基于EDA技术和硬件描述语言的自上而下的设计技术正在承担起越来越多的数字系统设计任务.本文的数字频率计设计,采用自上向下的设计方法,实现整个电路的测试信号控制、数据运算处理和控制数码管的显示输出.一块复杂可编程逻辑器件CPLD芯片EPM7128SLC84-15完成各种时序逻辑控制、计数功能.在MAX+PLUS Ⅱ平台上,用VHDL语言编程完成了CPLD的软件设计、编译、调试、仿真.CPLD芯片的现场可编程性,不但大大缩短了开发研制周期,而且使本系统具有结构紧凑、体积小,可靠性高,测频范围宽、精度高等优点.本文详细论述了系统自上而下的设计方法及CPLD的软件编程设计.

著录项

来源
《科技信息》 |2012年第1期|233189|共2页
作者
刘硕;
展开▼
作者单位

南阳理工学院党委办公室河南南阳473000;

展开▼
原文格式 PDF
正文语种 chi
中图分类
关键词
EDA技术; CPLD; MAX+PLUS Ⅱ; 频率计;

相似文献

中文文献
外文文献
专利

1. 基于VHDL的数字频率计设计与仿真 [J] . 单炜佳 ,周丰 . 科技与创新 . 2021,第022期
2. 基于FPGA和VHDL的高精度数字频率计研究与设计 [J] . 晏细兰 ,谢景明 ,熊茂华 . 计算机光盘软件与应用 . 2014,第015期
3. 基于VHDL语言的数字频率计的设计 [J] . 牟洪江 ,杨虹 ,王玲 . 电子世界 . 2013,第019期
4. 基于VHDL的高精度数字频率计的设计与实现 [J] . 屈宝鹏 ,张喜凤 ,李想 . 现代电子技术 . 2013,第018期
5. 基于VHDL的简易数字频率计的设计 [J] . 张博 ,曹学岩 ,房亮 . 传感器世界 . 2013,第005期
6. 基于VHDL和FPGA的自适应数字频率计设计 [C] . 何宏 ,黄兴 ,孙虹 . 中国仪器仪表学会2010年学术产业大会 . 2010
7. 基于VHDL语言的全同步数字频率计的设计与研究 [A] . 徐秀妮 . 2011

基于VHDL的数字频率计的设计

摘要

著录项

相似文献

相关主题

期刊订阅