频率计

摘要： 为了解决当前频率计功能单一化、频率测量精度过低、测量反应速度过慢、操作过于繁琐等问题,基于Cortex-M0内核,结合外部中断计数法与定时器计数法,设计了高精度便携式多功能频率计。该频率计的系统电路主要由显示电路、信号处理电路、方波放大电路、LED数码管显示电路、时钟电路等组成,其软件部分采用模块化和层次化设计方法,关于控制方波的产生与模拟信号的分析与处理,运用了高性能低功耗的STM32F103C6T6单片机,操作界面设计更加简便。实验结果表明:频率计可测量幅值在33~5.5 V,频率在1 Hz~1 MHz的方波、正弦波等信号,测量误差达到0.1 Hz;系统可产生幅值在3.3~8.5 V,频率在1 Hz~1 MHz的方波,且方波占空比可以通过按键进行调节。

摘要： 为了实现等精度频率计对不同幅值的方波和正弦波信号频率的测量,简化硬件电路.采用Intel公司型号为EP4CE10的FPGA,基于NiosⅡ软核设计了宽频小信号等精度测频系统.待测信号首先经过自增益控制电路和高速比较器整形为兼容FPGA逻辑电平的3.3 V方波信号,然后由FPGA逻辑部分实现频率的测量并将结果写入FIFO,使用NiosⅡ软核控制LCD显示测量结果.NiosⅡ读取数值时,每次读取最近7次的计数值,舍去最大、最小值后对剩下的数据去平均值作为计算结果,以减小测量误差.测试结果表明,系统能够测量频率为10 Hz～50 MHz、幅值为10 mV～3.3 V的方波和正弦波信号的频率,测量精度在10-6范围内,并降低了硬件复杂性和软件开发难度,具有实际应用价值.

摘要： 频率计是一种专门测量信号频率的电子测量仪器.在生产、教学等领域具有实用意义.使用74HC192、74HC373等芯片进行数字频率计设计.该设计精度较高、成本较低、功耗低,续航能力强,具有较好的性价比.

摘要： 为了满足硬件工程师对高精度和高带宽测频仪器的需求,设计一种基于FPGA的高精度频率计.频率计包括外围的电压跟随电路和串口通信电路以及FPGA上的分频器模块、频率计量模块和串口通信模块,并使用Altera公司的Cy-cloneⅣ芯片作为控制核心.首先待测信号经过电压跟随器的稳压和隔离,然后将稳压信号接入分频器模块,分频器模块会把频率信号以1 kHz为界限分为低频和高频信号,并对低频信号和高频信号分别采用周期测频法和脉冲计数法测频.测量的频率数据可实时通过串口上传至上位机.经过测试,频率计能够实现1 Hz的精度、200 MHz的测频带宽以及多通道检测.

摘要： 信号发生器是一种很普遍的电子仪器,它能够产生多种波形的信源,自身还带有功率放大和频率和有效值显示电路.本文设计采用独立元器件的形式构成信号发生器,电路中有振荡电路、整形电路、功率放大电路、数字电路等.将模拟电路和数字电路的知识整合成一个项目.产品可以供学生焊接调试,后期可以进行排除故障项目.

摘要： 信号发生器是一种很普遍的电子仪器,它能够产生多种波形的信源,自身还带有功率放大和频率和有效值显示电路。本文设计采用独立元器件的形式构成信号发生器,电路中有振荡电路、整形电路、功率放大电路、数字电路等。将模拟电路和数字电路的知识整合成一个项目。产品可以供学生焊接调试,后期可以进行排除故障项目。

摘要： 针对传统锁相环捕捉带和锁定动态范围有限的问题,对乘法运算型鉴相器作改进,采用动态过零检测器方案产生正向过零边沿脉冲;对于不同被测信号频率,推导精度误差最小化的频率计算模型,设计频率计完成边沿脉冲频率测量.对测量频率加权处理,指导频率合成器(DDS)输出单频信号,得到被测信号分频或倍频的正弦信号.理论分析结果表明,装置扩宽了捕捉带和跟踪范围至奈奎斯特采样频率的极限;ModelSim仿真表明,装置实现了对任意频率的直接测量和计算.通过对动态频率信号跟踪锁定实验,实现了调频信号的解调;通过替代平方环内锁相结构的实验,装置实现了DSB信号的载波恢复;通过AM信号解调实验,装置实现了AM导频信号的直接提取;采用ISE14.7软件环境分析,关键逻辑资源LUT消耗总数的4％.改进的设计可应用于调制解调、载波同步、信号产生等场合.

摘要： 使用EDA技术中较为常用的VHDL语言完成数字频率计的仿真验证分析.通过仿真分析实现数字频率计的测量电路的设计以及验证数字频率计的测量正确性.

摘要： 使用EDA技术中较为常用的VHDL语言完成数字频率计的仿真验证分析。通过仿真分析实现数字频率计的测量电路的设计以及验证数字频率计的测量正确性。

摘要： 本频率计以单片可编程器件为载体,利用VHDL语言实现10兆赫兹以内的频率的自动测量.设计采用VHDL语言以ALTRA公司的MAXPLUS2软件为平台进行编程,选用FLEX器件EPF10K 10LC84-4进行下载.

摘要： 随着频闪仪技术的发展,目前频闪仪采用转速标准装置的校准方法在测量准确度、量程范围方面逐渐无法满足要求.介绍了采用脉冲频率测量法校准频闪仪的原理和具体实施情况,利用光电转换元件将频闪仪的闪光转换成电脉冲信号输入到频率计进行测量.给出了频闪仪在不同闪光频率下产生的电平信号形式.对比分别用频率计和转速标准装置得到的测量误差,校准结果具有较好的一致性.给出了采用脉冲频率测量法校准频闪仪测量结果的不确定度算例.

摘要： 介绍了一种交流小电流表标准装置，该标准装置由最新研制的交流电压电流转换器、多功能标准源、标准表，标准电容和频率计组成，将交流小电流溯源到交流电压、频率和电容参数上。电压电流转换器具有输 入阻抗高、偏置电流小、稳定性好等特点。该装置将交流电压信号经交流电压电流转换器和标准电容转换为标准 小电流信号，实现对交流小电流表的标准。

摘要： 该文从分析测量误差出发，以多周期同步测频基本原理为基础，结合单片微机接口技术与软件设计的具体应用，以8031为控制核心，介绍了一种实用的频率测量方法，给出了相应的测量电路。

摘要： 采用FPGA利用硬件多周期自动累积平均技术和脉冲信号识别技术解决了计数器测频受被测信号频率和波形影响,测频误差难以控制的技术难题,所研制的宽带频率测量设备达到了理论频率测量精度.

摘要： 采用FPGA利用硬件多周期自动累积平均技术和脉冲信号识别技术解决了计数器测频受被测信号频率和波形影响,测频误差难以控制的技术难题,所研制的宽带频率测量设备达到了理论频率测量精度.

摘要： 采用FPGA利用硬件多周期自动累积平均技术和脉冲信号识别技术解决了计数器测频受被测信号频率和波形影响,测频误差难以控制的技术难题,所研制的宽带频率测量设备达到了理论频率测量精度.

摘要： 本申请一种基于FPGA的频率计及频率测量方法，其中，所述频率计包括：时钟源、上位机、分频整形单元及处理单元；所述频率计通过利用处理单元在所述分频信号的各个周期内对与分频信号上升沿相对应的待测信号上升沿进行一次粗时间测量获得第一时间值；并利用处理单元对与分频信号上升沿相对应的待测信号上升沿在所述分频信号的各个周期内进行多次细时间测量，对所述第一时间值及多次细时间测量的测量结果进行处理并结合所述第一分频倍数和所述第二分频倍数计算获得所述外界原始信号的频率。由于在整个外界原始信号的频率测量过程中进行了多次细时间测量，降低了细时间测量的误差，提高了所述频率计对外界原始信号频率的测量精度。

摘要： 本发明实施例提供了一种频率测量方法、装置和频率计，方法包括：将待测信号通过信号调理电路变成标准的数字信号后输入数字逻辑器件内部；在数字逻辑器件内部通过边沿检测电路检测所述待测信号的边沿；若检测到所述待测信号的边沿出现，则测频控制状态机根据测频指令信号进行等精度测频或者测周期来得到所述待测信号的频率。本发明实施例利用了数字逻辑器件的集成性和灵活性，简化了电路结构，减少了外部环境对测频电路的影响，同时当系统出现异常的时候还可以通过复位操作恢复初始状态，增加测频系统的健壮性，最后还增加了测周期模式，减少了低频信号的测量时间。

摘要： 提供频率计测电路和频率计测装置，无论计测对象时钟信号的周期如何，都能够以固定的精度对计测对象时钟信号的频率进行计测。频率计测电路具有：第1计数器，对基准时钟信号的脉冲数进行计数，生成第1计数数据；第2计数器，对计测对象时钟信号的脉冲数进行计数，生成第2计数数据；时间数字转换电路，生成第1时间差数据和第2时间差数据，第1时间差数据表示第1计数器开始计数的第1定时与第2计数器开始计数的第2定时的时间差，第2时间差数据表示第1计数器结束计数的第3定时与第2计数器结束计数的第4定时的时间差；运算电路，进行基于第2计数数据、第1时间差数据及第2时间差数据的运算，生成表示计测对象时钟信号的频率的频率数据。

摘要： 本发明公开了一自适应宽频率范围的频率计，分频模块用于对输入信号进行分频后分别输入到后级FPGA，FPGA用于对分频后的信号进行计数，并对所有输入通道进行判决，选择最合适的通道作为最终频率值；FPGA还连接有外部时钟，所述外部时钟是时基精度<0.1ppm的有源温补晶振，外部时钟信号通过FPGA的内部PLL模块倍频到200MHz作为FPGA的采样时钟。本发明还公开了自适应宽频率范围的频率计算方法。无需用户手动切换低频、高频通道，而且对后级用于计数的FPGA资源、主频、性能都没有特殊要求，有利于降低成本与设计难度；另外，本发明包含多种自适应频率范围的频率计数方案，方便客户使用。

摘要： 本发明涉及一种频率计，包括：测频计时模块，串并转换模块、计数模块以及频率测量模块，所述测频计时模块连接所述计数模块，所述串并转换模块将串行数据转换为并行数据后发送给所述计数模块，所述计数模块对所述并行数据的高电平和低电平进行计数并获得并行数据中任意一位数据的周期数量，所述频率测量模块连接所述串并转换模块，用于获取所述并行数据的低电平值和高电平值。本发明的频率计设计简单巧妙，无需占有额外的硬件资源，便可以解决在低成本的FPGA中利用高速IO的特性实现低频系统主时钟来测量更高频率的被测信号。

摘要： 本发明提供了一种用于光泵磁力仪频率计的频率测量方法，所述的频率测量方法在被测时间段的开始与结束点，均由GPS授时信号进行校正，使用了GPS授时信号对频率计的参考频率源进行修正，将频率源误差大幅降低,进而得出由GPS授时信号校正后的准确输出时间，然后再通过计数信息计算精确的频率值，由于GPS授时信号的精度大大超过普通晶振的精度，所以利用本方法实现的频率计，其精度大大超越一般的频率计精度。

摘要： 本申请一种基于FGPA的频率计及频率测量方法，其中，所述频率计包括：时钟源、上位机、分频整形单元及处理单元；所述频率计通过利用处理单元在所述分频信号的各个周期内对与分频信号上升沿相对应的待测信号上升沿进行一次粗时间测量获得第一时间值；并利用处理单元对与分频信号上升沿相对应的待测信号上升沿在所述分频信号的各个周期内进行多次细时间测量，对所述第一时间值及多次细时间测量的测量结果进行处理并结合所述第一分频倍数和所述第二分频倍数计算获得所述外界原始信号的频率。由于在整个外界原始信号的频率测量过程中进行了多次细时间测量，降低了细时间测量的误差，提高了所述频率计对外界原始信号频率的测量精度。

摘要： 本实用新型公开了一自适应宽频率范围的频率计，分频模块用于对输入信号进行分频后分别输入到后级FPGA，FPGA用于对分频后的信号进行计数，并对所有输入通道进行判决，选择最合适的通道作为最终频率值；FPGA还连接有外部时钟，所述外部时钟是时基精度<0.1ppm的有源温补晶振，外部时钟信号通过FPGA的内部PLL模块倍频到200MHz作为FPGA的采样时钟。本实用新型无需用户手动切换低频、高频通道，而且对后级用于计数的FPGA资源、主频、性能都没有特殊要求，有利于降低成本与设计难度。

摘要： 本实用新型公开了一种测量信号频率和信号时间间隔的数字频率计，包括放大整形电路单元、计数器级联电路单元、主控MCU单元、分频求或电路单元，以及显示单元；放大整形电路单元连接计数器级联电路单元，计数器级联电路单元连接主控MCU单元，分频求或电路单元连接主控MCU单元，主控MCU单元和显示单元连接。放大整形电路单元对待测高频小幅信号进行放大整形，然后通过计数器级联电路单元对变化后的方波信号进行计数，主控MCU单元读取计数器级联电路单元的计数值并通过显示单元进行显示；此外，本实用新型还可以利用分频求或电路单元对同周期同频率的两个信号时间间隔进行测量，并在显示单元进行显示。

摘要： 本实用新型公开了一种基于频率测量法的CPLD频率计，包括单片机和CPLD控制器，所述单片机通过SPI串行通信接口与CPLD控制器实现电连接，CPLD控制器包括可控计数器单元和并串转换单元，可控计数器单元具有计数使能端，计数时钟端和计数输出端，可控计数器单元的计数使能端与所述从设备数据输入线SDI相连接，可控计数器单元的计数时钟端为被测信号输入端，可控计数器单元的计数输出端与并串转换单元的输入端相连接，并串转换单元的输出端与从设备数据输出线SDO相连接。本实用新型具有系统工作稳定性强，测量精度高，并且设计难度小，调试容易的优点。