...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Journal of information display >Optimal design of a novel amorphous silicon gate driver circuit using a TFT-circuit-simulation-based multi-objective evolutionary algorithm
【24h】

Optimal design of a novel amorphous silicon gate driver circuit using a TFT-circuit-simulation-based multi-objective evolutionary algorithm

机译：基于TFT电路仿真的多目标进化算法的新型非晶硅栅极驱动器电路的优化设计

获取原文
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

A short rise time, short fall time, and small ripple are required to reduce the misoperation of pixel data voltage and to improve the stable signal processing of a driver circuit. In this study, a novel amorphous silicon gate (ASG) driver circuit consisting of 15 hydrogenated amorphous silicon thin-?lm transistors (a-Si:H TFTs) and two capacitors was optimized using a thin-film transistor (TFT)-circuit-simulation-based multi-objective evolutionary algorithm on the unified optimization framework . The ASG circuit was optimized for the following given specifications: rise time 0.7?μs; fall time 0.6?μs; ripple peak 6.5?V; clock Ctotal 40?pf; and total TFT widths 6000?μm. The main findings of this study show that the rise time had an 18% reduction and that the fall time, total widths, and clock Ctotal had 7, 17.5, and 9% reductions, respectively.
机译：需要短的上升时间，短的下降时间和小的波纹，以减少像素数据电压的误操作并改善驱动器电路的稳定信号处理。在这项研究中，使用薄膜晶体管（TFT）对由15个氢化非晶硅薄膜晶体管（a-Si：H TFT）和两个电容器组成的新型非晶硅栅极（ASG）驱动器电路进行了优化。统一优化框架上基于仿真的多目标进化算法。 ASG电路针对以下给定规格进行了优化：上升时间<0.7？s;下降时间<0.6？μs;纹波峰值<6.5？V;时钟Ctotal <40？pf; TFT的总宽度<6000？m。这项研究的主要发现表明，上升时间减少了18％，下降时间，总宽度和时钟总和分别减少了7％，17.5和9％。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号