Self-reconfiguring interconnection network for a fault-tolerant mesh-connected array of processors

Pateras S.; Rajski J.

首页> 外文期刊>Electronics Letters >Self-reconfiguring interconnection network for a fault-tolerant mesh-connected array of processors

【24h】

Self-reconfiguring interconnection network for a fault-tolerant mesh-connected array of processors

机译：用于容错网格连接的处理器阵列的自重构互连网络

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

An interconnection network capable of spontaneously reconfiguring a mesh-connected processor array on detection of faulty processors is presented. Although the reconfiguration process is global in nature, the network control circuitry is localised around each processor and is therefore completely modular. In addition, the structure of the control circuitry is fixed and thus independent of the array size or the number of spare processors.

机译：提出了一种能够在检测到故障处理器时自发地重新配置网格连接处理器阵列的互连网络。尽管重新配置过程本质上是全局的，但是网络控制电路位于每个处理器周围，因此是完全模块化的。另外，控制电路的结构是固定的，因此与阵列大小或备用处理器的数量无关。

著录项

来源
《Electronics Letters》 |1988年第10期|P.600-602|共3页
作者
Pateras S.; Rajski J.;
展开▼
作者单位

展开▼
收录信息
原文格式 PDF
正文语种 eng
中图分类无线电电子学、电信技术;
关键词

相似文献

外文文献
中文文献
专利

1. Design of a self-reconfiguring interconnection network for fault-tolerant VLSI processor arrays [J] . Pateras S., Rajski J. IEEE Transactions on Reliability . 1989,第1期

机译：容错VLSI处理器阵列的自重构互连网络的设计
2. A Graph-Theoretic Approach to Minimizing the umber of Dangerous Processors in fault-tolerant Mesh-Connected Processor arrays [J] . Itsuo Takanami IEICE Transactions on Information and Systems . 2001,第11期

机译：一种图论方法，可将容错网格连接处理器阵列中的危险处理器数量降至最低
3. Fault-Tolerant Ring-and Toroidal mesh-connected processor arrays able to enhance emulation of Hypercubes [J] . Nobuo TSUDA IEICE Transactions on Information and Systems . 2001,第11期

机译：能够增强Hypercubes仿真的容错环形和环形网格连接处理器阵列
4. Built-in self-reconfiguring systems for fault tolerant mesh-connected processor arrays by direct spare replacement [C] . Takanami, I. . 2001

机译：通过直接备用更换，用于容错网格连接的处理器阵列的内置自重新配置系统
5. Optimal computing on mesh-connected processor arrays. [D] . Kaklamanis, Christos Ioannis. 1993

机译：网格连接处理器阵列上的最佳计算。
6. Hybrid Signal-Processing Method Based on Neural Network for Prediction of NO3 K Ca and Mg Ions in Hydroponic Solutions Using an Array of Ion-Selective Electrodes [O] . Woo-Jae Cho, Hak-Jin Kim, Dae-Hyun Jung, 2019

机译：基于神经网络的混合信号处理方法用于使用离子选择性电极阵列预测NO3KCA和MG离子的预测
7. VLSI-Based hypermesh interconnection networks for array processing [O] . Kafhesh Masoud Rostam 1989

机译：基于VLSI的Hypermesh互连网络用于阵列处理
8. Fault-Tolerant Multiprocessor Interconnection Networks and Their Fault-Diagnoses [R] . Tzeng, N. F. 1986

机译：容错多处理器互连网络及其故障诊断

Self-reconfiguring interconnection network for a fault-tolerant mesh-connected array of processors

摘要

著录项

相似文献

相关主题

期刊订阅