机译:界面陷阱对不同沟道厚度的氧化物薄膜晶体管电性能的影响
Shenyang Univ Technol, Informat Sci & Engn, Econ & Technol Dev Zone, Shenyang 110870, Peoples R China|Kochi Univ Technol, Environm Sci & Engn, Kochi 7828502, Japan;
Kochi Univ Technol, Environm Sci & Engn, Kochi 7828502, Japan;
Ryukoku Univ, Dept Elect & Informat, Otsu, Shiga 5202194, Japan;
Ryukoku Univ, Dept Elect & Informat, Otsu, Shiga 5202194, Japan;
Shenyang Univ Technol, Informat Sci & Engn, Econ & Technol Dev Zone, Shenyang 110870, Peoples R China;
Kochi Univ Technol, Environm Sci & Engn, Kochi 7828502, Japan;
Amorphous InSnZnO; density of states (DOS); back-channel interface traps; front-channel interface traps; thin-film transistors; device simulation;
机译:利用不同的通道厚度分别提取非晶InGaZnO薄膜晶体管中整个子间隙范围内的界面和体陷阱的方法
机译:通过使用各种沟道厚度分别在非晶Ingazno薄膜晶体管中分别提取界面和散装阱的方法
机译:沟道层厚度对铟锌氧化物薄膜晶体管电性能的影响
机译:在塑料基板上制造的基于氧化物的柔性电荷陷阱存储器薄膜晶体管的机械应力引起的电故障研究
机译:高k电介质氧化锌薄膜晶体管的电不稳定性和界面电荷的研究。
机译:氧气流速对氧化铟锌薄膜晶体管沟道宽度电性能的影响
机译:溶液沉积大气压形成的具有铟镓锌氧化物通道和氧化铝栅介质叠层的薄膜晶体管的电性能