...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Microelectronic Engineering >New lithographic requirements for the implant levels in scaled devices
【24h】

New lithographic requirements for the implant levels in scaled devices

机译：缩放设备中植入物水平的新光刻要求

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

Exploration on device scaling in the semiconductor industry is mainly looking into the critical layers, like active, gate, contact and metall. Double patterning and EUV lithography have already been introduced to enable this scaling for future needs. On top of that and often underestimated, today's technology needs also start to push the traditionally less challenging levels, like the implants, into the area where classical lithography rules do not apply anymore. The high and dense topography of e.g. a SRAM cell, set-up using finFET technology, challenges the lithographic performance of these layers.
机译：半导体行业中对器件规模化的探索主要是研究关键层，例如有源层，栅极，接触层和金属层。双重图案化和EUV光刻技术已经被引入，以实现这种缩放以适应未来的需求。不仅如此，而且经常被低估，当今的技术需求也开始将传统上难度较低的水平（例如植入物）推向不再适用传统光刻规则的领域。高密度的地形使用finFET技术建立的SRAM单元对这些层的光刻性能提出了挑战。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号