On-chip ESD protection design for integrated circuits : an overview for IC designers

A.Z. Wang; H.G. Feng; K. Gong

首页> 外文期刊>Microelectronics journal >On-chip ESD protection design for integrated circuits : an overview for IC designers

【24h】

On-chip ESD protection design for integrated circuits : an overview for IC designers

机译：集成电路的片上ESD保护设计：IC设计人员的概述

获取原文

获取原文并翻译 | 示例

掌桥外文数据库（机构版） >>

开具论文收录证明 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

This tutorial paper reviews the state of knowledge of on-chip ESD (electrostatic discharging) protection circuit design for integrated circuits. The discussion covers critical issues in ESD protection design, i.e. ESD test models, ESD fai]ure mechanisms, ESD protection structures, ESD device modeling, ESD simulation, ESD layout issues, and ESD--to--circuit interactions, etc. This review serves to provide practical IC designers with a thorough and heady reference in dealing with complex ESD protection design for integrated circuits.

机译：本教程文件回顾了集成电路的片上ESD（静电放电）保护电路设计的知识状态。讨论涵盖了ESD保护设计中的关键问题，即ESD测试模型，ESD保护机制，ESD保护结构，ESD器件建模，ESD模拟，ESD布局问题以及ESD与电路之间的相互作用等。在处理集成电路的复杂ESD保护设计时，可为实用的IC设计人员提供详尽而引人入胜的参考。

著录项

来源
《Microelectronics journal》 |2001年第9期|p.733-747|共15页
作者
A.Z. Wang; H.G. Feng; K. Gong;
展开▼
作者单位

展开▼
收录信息美国《科学引文索引》(SCI);美国《工程索引》(EI);
原文格式 PDF
正文语种 eng
中图分类微电子学、集成电路（IC）;
关键词
Electrostatic discharging; Integrated circuits; ESD; HDM; MM; CDM;

机译：静电放电;集成电路;防静电;HDM;MM;清洁发展机制;

相似文献

外文文献
中文文献
专利

1. Overview of on-chip electrostatic discharge protection design with SCR-based devices in CMOS integrated circuits [J] . Ming-Dou Ker, Hsu K.-C. IEEE transactions on device and materials reliability . 2005,第2期

机译：CMOS集成电路中基于SCR的器件的片上静电放电保护设计概述
2. On-Chip Transient Detection Circuit for System-Level ESD Protection in CMOS Integrated Circuits to Meet Electromagnetic Compatibility Regulation [J] . Ker M., Yen C., Shih P. IEEE Transactions on Electromagnetic Compatibility . 2008,第1期

机译：片上瞬态检测电路，可满足CMOS集成电路中系统级ESD保护的要求，符合电磁兼容性规定
3. ESD Protection Design With On-Chip ESD Bus and High-Voltage-Tolerant ESD Clamp Circuit for Mixed-Voltage I/O Buffers [J] . Ker M.-D., Chang W.-J. IEEE Transactions on Electron Devices . 2008,第6期

机译：具有片上ESD总线和耐高压ESD钳位电路的ESD保护设计，用于混合电压I / O缓冲器
4. A new design methodology using simulation for on-chip ESD protection designs for integrated circuits [C] . Albert Z.Wong, Chen H.Tsay, Peter Deane International conference on solid-state and integrated circuit technology . 1998

机译：一种采用仿真技术进行集成电路片上ESD保护设计的新设计方法
5. Low loading capacitance on-chip electrostatic discharges (ESD) protection circuits for gallium arsenide heterojunction bipolar transistor (HBT) radio frequency integrated circuits (RFIC). [D] . Ma, Yintat. 2004

机译：用于砷化镓异质结双极晶体管（HBT）射频集成电路（RFIC）的低负载电容片上静电放电（ESD）保护电路。
6. Nanoscale on-chip all-optical logic parity checker in integrated plasmonic circuits in optical communication range [O] . Feifan Wang, Zibo Gong, Xiaoyong Hu, -1

机译：集成等离子电路中光通信范围内的纳米级片上全光逻辑奇偶校验器
7. Design and analysis of the on-chip ESD protection circuit with a constant input capacitance for high-precision analog applications [O] . Ming-dou Ker, Tung-yang Chen, Chung-yu Wu 2000

机译：设计和分析具有恒定输入电容的片上EsD保护电路，用于高精度模拟应用
8. Designers Manual for Computer-Aided Design of Control Circuits Final Technical Report [R] . Bedrosian, S. D., Howe, D. I. 1970

机译：控制电路计算机辅助设计设计手册最终技术报告

On-chip ESD protection design for integrated circuits : an overview for IC designers

摘要

著录项

相似文献

相关主题

期刊订阅