トランジスタ領域毎に最適化された複数歪技術を用いる45nm高性能?低リークバルクロジックプラットフォーム技術

著录项

• 来源
  《電子情報通信学会技術研究報告. シリコン材料·デバイス. Silicon Devices and Materials》 |2008年第455期|共4页
• 作者

  宮下俊彦; 池田圭司; 金永ソク; 山本知成; 三本杉安弘; 落水洋聡; 迫田恒久; 南方浩志; 早見由香; 大越克明; Miyashita T; Ikeda K; Kim Y. S; Yamamoto T; Sambonsugi Y; Ochimizu H; Sakoda T; Minakata H; Hayami Y; Ookoshi K;

  展开▼
• 作者单位

  展开▼
• 收录信息
• 原文格式 PDF
• 正文语种 jpn
• 中图分类 一般性问题;
• 关键词

  45nmノード; ハイパフォーマンス; 複数歪技術; 6T-SRAM; ultra low-k BEOL; 45nm node; high performance; multiple stressor technology; 6T-SRAM; ultra low-k BEOL;

  机译：45nm节点;高性能;多重应力技术;6T-SRAM;超低k BEOL;45nm节点;高性能;多重应力技术;6T-SRAM;超低k BEOL;