机译:在识别逻辑电路测试图案的无关输入时
Test generation; Don't-care input; Test compaction; Combinational circuit; Stuck-at fault;
机译:在识别逻辑电路测试图案的无关输入时
机译:使用广泛的外部免维护逻辑合成和电路定制
机译:通过表征逻辑门的输入模式来软估计和减轻数字电路的错误
机译:在识别无关紧要的组合电路测试模式输入时
机译:大型集成逻辑电路测试中的前馈逻辑模型
机译:具有有机和无机混合钝化层的化学组装单电子晶体管上的三输入门逻辑电路
机译:关于识别无关电路组合测试模式的输入