• 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>Journal of Low Power Electronics >A Multiple Input Floating Gate Based Arithmetic Logic Unit with a Feedback Loop for Digital Calibration
【24h】

A Multiple Input Floating Gate Based Arithmetic Logic Unit with a Feedback Loop for Digital Calibration

机译：基于多输入浮栅的算术逻辑单元，具有数字校准的反馈环路

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

We present the design of a 32-bit ALU using multiple input floating gate MOSFETs. Using the reconfigurable surface potential applied on the device, Boolean logic operations such as addition, subtraction and sequence comparison can be performed in the feedforward path. We have builta feedback loop to guide the ALU to implement the error detection. Using TSMC 180 nm CMOS technology, the post layout simulation shows that the power dissipation of the proposed ALU varies from 0.0394 W to 0.207 W when the frequency varies from 0.5 GHz to 2 GHz. The computation delay in thisdesign is less than 10 ns under 10 fF load. Compared to the same ALU built in static logic, the proposed one using multiple input floating gate logic has the advantages of energy saving and large tolerance in fan-out. Besides, introduced feedback loop does not bring large overhead to the ALU.
机译：我们使用多输入浮栅MOSFET介绍32位ALU的设计。 使用应用于设备上的可重新配置表面电位，可以在馈送路径中执行诸如添加，减法和序列比较的布尔逻辑操作。 我们有构成的反馈循环，以指导ALU实现错误检测。 使用TSMC 180nm CMOS技术，后布局模拟表明，当频率从0.5 GHz到2 GHz变化时，所提出的ALU的功耗从0.0394 W到0.207W。 该测试中的计算延迟小于10个FF负载下的10ns。 与静态逻辑内置的相同ALU相比，使用多输入浮栅逻辑的提议具有节能和扇出的大容差的优点。 此外，引入的反馈回路不会带到ALU的大开销。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号