首页> 外文期刊>Journal of Low Power Electronics >Exploring Very Low-Energy Logic: A Case Study
【24h】

Exploring Very Low-Energy Logic: A Case Study

机译:探索非常低的能量逻辑:一个案例研究

获取原文
获取原文并翻译 | 示例
           

摘要

This paper shows leakage as a limit to the effectiveness of voltage scaling as a means of reducing the energy per operation in a digital circuit. Methods of decreasing operational or dynamic leakage are then discussed. The design and simulation results of a sense amplifier-based pass transistor logic (SAPTL) circuit topology as a low leakage and low energy alternative is presented and then compared to standard static 90-nm CMOS implementations.
机译:本文显示了泄漏作为电压缩放的有效性的限制,作为在数字电路中每次操作的每个操作的能量降低的手段。 然后讨论减少操作或动态泄漏的方法。 呈现了一种基于读出放大器的PASS晶体管逻辑(SAPTL)电路拓扑的设计和仿真结果,作为低泄漏和低能量替代方案,然后与标准静态90-NM CMOS实现进行比较。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号