...
  • 主题
高级搜索  >
历史搜索 清空历史
首页> 外文期刊>電子情報通信学会技術研究報告. フォ-ルトトレラントシステム >A new class of sequential circuits with combinational test generation complexity for path delay faults
【24h】

A new class of sequential circuits with combinational test generation complexity for path delay faults

机译：一种新的顺序电路，具有用于路径延迟故障的组合测试生成复杂性

获取原文
获取原文并翻译 | 示例
           
页面导航
  • 摘要
  • 著录项
  • 相似文献
  • 相关主题

摘要

In this paper, we show that path delay fault test generation problem for sequential circuits with balanced structure can be reduced to segment delay fault test generation problem for their combinationally transformed circuits which can be obtained by replaceing each FF in the original sequential circuit by a wire. Due to test generation and test application for one output cone at a time, it takes excessive time to execute them for sequential circuits with balanced structure. Therefore we present a new class of sequential circuits with combinational path delay faults test generation complexity, called inphase balanced structure. We also propose a partial scan design method for 2-pattern-test using rotating enhanced scan FF.
机译：在本文中，我们示出了具有平衡结构的顺序电路的路径延迟故障测试生成问题可以通过替换原始顺序电路中的每个FF在原始顺序电路中替换原始顺序电路中的每个FF来减少到段延迟故障测试生成问题。 。 由于一次试验和测试应用于一个输出锥度，对于具有平衡结构的顺序电路执行它们需要过高的时间。 因此，我们介绍了一类具有组合路径延迟故障测试生成复杂性的新类顺序电路，称为inphiSe平衡结构。 我们还提出了一种使用旋转增强扫描FF的2型模式测试的部分扫描设计方法。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

  • 客服微信

  • 服务号