机译:具有SOG / LTO刻蚀的CMP少平面技术,可实现低成本的高k /金属栅极-最后集成
机译:具有SOG / LTO刻蚀的CMP少平面技术,可实现低成本的高k /金属栅极-最后集成
机译:TiN超薄厚度(1.4 nm和2.4 nm)对后栅极工艺的高k /金属栅极nMOSFET的正偏置温度不稳定性(PBTI)的影响
机译:结合多沉积多退火技术和清除(Ti)来改善后栅极工艺的高k /金属栅叠层性能
机译:采用SOG / LTO刻蚀的无CMP平面化技术,可实现低成本的70nm前栅极工艺
机译:快速热CVD高k栅极电介质和CVD金属栅电极的技术开发和研究,用于未来的ULSI MOSFET器件集成:氧化锆和氧化ha。
机译:集成开源技术以构建低成本信息系统以改善对公共卫生数据的访问
机译:具有3-D Tri-Gate和高k /金属栅极的22nm SoC平台技术,针对超低功耗,高性能和高密度SoC应用进行了优化