首页> 中国专利> 检测漏(源)端有源区影响器件性能的单元结构及实现方法

检测漏(源)端有源区影响器件性能的单元结构及实现方法

页面导航

摘要
著录项
法律信息
相似文献

摘要

本发明以MOS器件结构为出发点，提出了一种适用于电路设计者研究漏(源)端有源区影响器件性能的单元(PCELL)结构。该PCELL结构包括源漏有源区（Source/Drain）、栅极(PLOY)、通孔(Contact)。其中该源漏有源区到栅极的距离（LS/LD）是可变的，且可呈一定函数关系变化。其中通孔所在位置亦有三种形式，对器件性能产生不同影响。

著录项

公开/公告号CN109148435A

专利类型发明专利
公开/公告日2019-01-04

原文格式PDF
申请/专利权人上海卓弘微系统科技有限公司;
展开▼

申请/专利号CN201710500676.0
发明设计人沈立;
展开▼

申请日2017-06-27
分类号H01L27/02(20060101);H01L29/417(20060101);
代理机构
代理人
地址 201399 上海市浦东新区惠南镇沪南公路9356弄1-36号407室
入库时间 2024-02-19 08:33:32

法律信息

法律状态公告日

法律状态信息

法律状态
2019-01-04

公开

公开

相似文献

专利
中文文献
外文文献

1. 检测漏(源)端有源区影响器件性能的单元结构及实现方法 [P] . 中国专利： CN109148435A . 2019-01-04
2. 适于源漏导通检测的检测结构及其检测方法 [P] . 中国专利： CN102569116B . 2014.04.16
3. A process for the preparation of a transistor device produced in - situ with drain - and source - areas with a deformation induzier ends alloy and a gradually varying dopant profile and corresponding transistor device [P] . 德国专利： DE102009006884B4 . 2011-06-30

机译：一种具有漏区和源区的原位生产的晶体管器件的制备方法以及相应的晶体管器件，所述漏极区和源极区具有可变形的端基合金和逐渐变化的掺杂剂分布
4. Transistor structure for dynamic random-access memory cell has recess structure between source/drain regions and vertical gate electrode enclosing active region on at least 2 sides [P] . 德国专利： DE10361695B3 . 2005-02-03

机译：用于动态随机存取存储单元的晶体管结构在源/漏区与垂直栅电极之间至少在两侧上具有包围有源区的凹陷结构
5. Method for manufacturing e.g. p-channel FET, for CPU, involves forming gate electrode structure above crystalline threshold voltage-adjusting layers, and forming drain and source regions of transistor in active region of transistor [P] . 德国专利： DE102012204190B3 . 2013-09-19

机译：制造方法例如用于CPU的p沟道FET涉及在晶体阈值电压调节层上方形成栅电极结构，并在晶体管的有源区中形成晶体管的漏极和源极区