首页> 中国专利> 一种基于FPGA实现相关算法的快速计算方法

一种基于FPGA实现相关算法的快速计算方法

页面导航

摘要
著录项
法律信息
相似文献

摘要

本发明提供一种基于FPGA实现相关算法的快速计算方法，一次匹配计算读取m次匹配所需的搜索窗数据，所读取的搜索窗数据的匹配计算按照m路并行进行，m为2的倍数。本发明1次匹配计算读取m次匹配所需的搜索窗数据，后面的匹配计算按照m路并行进行，从而利用1次匹配计算完成m次匹配；其次，由于相关计算的匹配计算循环次数很多，很多时间都浪费在数据搬移上，所以本发明扩大数据位宽，由一次搬移1个数据改为一次搬移m个数据，缩短搬移时间。本发明实现了相关算法的快速计算，相比于传统的计算速度提高了(m×m)倍。

著录项

公开/公告号CN109871511A

专利类型发明专利
公开/公告日2019-06-11

原文格式PDF
申请/专利权人西安思丹德信息技术有限公司;
展开▼

申请/专利号CN201910152685.4
发明设计人付小伟;
展开▼

申请日2019-02-28
分类号
代理机构西安通大专利代理有限责任公司;
代理人徐文权
地址 710077 陕西省西安市高新区丈八六路49号
入库时间 2024-02-19 10:15:20

法律信息

法律状态公告日

法律状态信息

法律状态
2019-07-05

实质审查的生效 IPC(主分类):G06F17/15 申请日:20190228

实质审查的生效
2019-06-11

公开

公开

相似文献

专利
中文文献
外文文献

1. 一种基于FPGA实现相关算法的快速计算方法 [P] . 中国专利： CN109871511A . 2019-06-11
2. 一种基于FPGA快速实现LZ77压缩的装置及方法 [P] . 中国专利： CN109672449A . 2019-04-23
3. Generating clock signals for a cycle accurate, cycle reproducible FPGA based hardware accelerator [P] . 美国专利： US10176281B2 . 2019-01-08

机译：生成时钟信号，以实现基于周期的，可重复的基于FPGA的FPGA硬件加速器
4. Generating clock signals for a cycle accurate, cycle reproducible FPGA based hardware accelerator [P] . 英国专利： GB2514503B . 2017-03-22

机译：生成时钟信号，以实现基于周期的，可重复的基于FPGA的FPGA硬件加速器
5. Generating clock signals for a cycle accurate, cycle reproducible FPGA based hardware accelerator [P] . 美国专利： US9230046B2 . 2016-01-05

机译：生成时钟信号，以实现基于周期的，可重复的基于FPGA的FPGA硬件加速器