基于深亚微米CMOS工艺适用于大规模像素阵列的像素结构

技术领域

本发明涉及一种像素结构。特别是涉及一种低电源电压供电、高动态范围、高信噪比的 基于深亚微米CMOS工艺适用于大规模像素阵列的像素结构。

背景技术

CMOS（Complementary Metal Oxide Semiconductor,互补金属氧化物半导体）图像传感器 具有功耗低、集成度高、成本低、抗辐照性好等特点，在部分领域已逐渐取代CCD（Charge  Coupled Device,电感耦合器件）图像传感器。

当今CMOS图像传感器主要是有源像素传感器（Active Pixel Sensor，APS），其像素阵列 广泛采用以4T像素结构为代表的‘电荷积分’工作模式，其电路结构如图1所示，像素由 PD（Pinned Photodiode，表面箝位光电二极管）、传输门(M_TG)、复位管(M_RS)、放大管(M_SF) 和选通管(M_SEL)组成。其工作过程为：1、复位：Φ_RS信号置为高电平，浮空扩散区（floating  diffusion，FD）节点被复位。2、积分：曝光过程中，传输栅Φ_TG电压升高，在PD中收集到 的光生电子进入FD节点，在规定积分时间内完成电荷积分过程，最后导出的电子数与曝光 的强度有关，光强越大，流入FD的电子越多，输出电压V_OUT越小；同理，光强越小，输出 电压V_OUT越大。即光敏节点的输出电压反映了光强信息，以这种模式工作的通常称为“电荷 积分型”图像传感器。

动态范围（Dynamic Range，DR）和信噪比(Signal-to-Noise Ratio,SNR)图像传感器的两 项重要指标。动态范围定义为像素的最大可探测非饱和信号与最小可测信号的比值。最大非 饱和信号是像素的满阱容量或像素最大输出电压摆幅，它受到电源电压的限制，通常电源电 压越大像素最大输出电压摆幅越大，电源电压越小像素最大输出电压摆幅小；最小可测信号 为无输入信号时噪声的均方根，即受到噪声限值。信噪比定义为信号与噪声的功率之比。信 噪比越大，信号相对较强，噪声对图像的影响就相对降低，因此得到的图像质量较高。

随着CMOS工艺特征尺寸不断减小，尤其是先进的深亚微米CMOS工艺，使集成电路 所需的电源电压不断降低，这给CMOS集成电路带来了高集成度、高速度、低功耗等一系列 优势。然而，基于这种小尺寸CMOS工艺的集成电路，电源电压的下降及电路噪声的上升是 必然趋势，如上所述，这将导致由这种像素构成的图像传感器DR和SNR大幅下降。这成为 小尺寸工艺下模拟像素图像传感器发展的瓶颈。

为克服这种DR和SNR的下降，在图像传感器的发展进程中，研究人员开发出了基于 PWM（Pulse Width Modulation，脉冲宽度调制）工作模式的图像传感器。与传统的电荷积分 型图像传感器中所有像素受限于固定积分时间不同，基于时间的图像传感器可以根据每个像 素选择最适合的积分时间，并且这种积分时间可以代表光强度，即获得时域的图像信息。

基于PWM的像素结构参考图2，一个典型的PWM像素由光电二极管PD、复位管M_RST、 像素级比较器和像素级/列级/阵列级存储器组成。复位管M_RST连接电源和PD反向输入端（C_PD 为PD寄生电容），比较器的输入端分别为PD节点电压V_PD和设定的参考电压V_ref，比较器 输出端V_out通过反相器接入存储器写控制端，存储器的输入数据由像素阵列外部的全局计数 器输入。其工作过程如下：PD先复位至复位电压V_rst，在像素积分的过程中，PD节点电容 因外界光强作用产生的光生电流而放电，节点电压下降，比较器比较PD节点电压与V_ref之 间的关系，当它降低至V_ref时，该比较器的输出V_out发生跳变，这一跳变信号控制存储器进 行一次“写”操作，保存当前全局计数器的数值，并可通过存储器“读”控制端控制读出数据。 此时存储器中的数据即为该像素的积分时间t_sig量化值，等价于像素从积分开始到其比较器输 出翻转之间的时间间隔所形成的脉冲宽度，其值为：

$t_{\mathrm{sig}}=\frac{(V_{\mathrm{rst}}-V_{\mathrm{ref}})·C_{\mathrm{PD}}}{I_{\mathrm{ph}}}---\left(1\right)$

其中，I_ph为光生电流，C_PD为PD节点电容。

设PWM可探测的最大、最小信号分别为I_ph,max和I_ph,min，根据上述定义，它的DR为：

${\mathrm{DR}}_{\mathrm{PWM}}=20\log \frac{I_{\mathrm{ph},\max }}{I_{\mathrm{ph},\min }}=20\log \frac{t_{\max }}{t_{\min }}---\left(2\right)$

由（2）式可以看出，这种基于PWM工作模式的图像传感器的DR受限于可测量的脉冲 宽度的动态范围，即DR是时间域的函数,基本不受因CMOS工艺尺寸减小而供电电压下降的 影响，因而可在低压下工作而具有高的DR，这成为小尺寸CMOS工艺下的低压图像传感器 提高动态范围提供了有效手段。

最近研究人员开发了一种基于PWM，并通过PCCT（Programmable Current Controlled  Threshold，可编程电流控制阈值）技术进一步提高低电源电压下输出摆幅的工作模式，得到 了一种工作电源电压较低（0.5V），DR较高（82dB）的像素阵列，其架构如图3所示，主要 由以下几部分组成：

1、具有像素内比较器的PWM传感器：像素内比较器由5个晶体管组成，M_CS是偏置在 亚阈值区的输入器件，而它的偏置电流决定了该比较器的阈值，其值为M_CS分别偏置在复位 电流时的V_gs,rst，与偏置在亚阈值工作区电流时的V_gs,sub之差，即

V_TH,com=V_gs,rst-V_gs,sub                  （3）

像素内的M_SEL由行解码器控制，用于开启PCCT发生器的电流偏置。M_RST控制PD复位。 由M_R1和M_R2组成的读出端口由列复位信号V_Col Rst控制进行预充电，可以产生全摆幅的输出 信号。

2、列共用脉冲宽度-数字码转换器：采用基于计数器设计的10位单斜坡ADC，用于将 像素输出的脉冲宽度转换成数字码。

3、列共用电压限制器：由简单反相器构成，用于在比较器输出稳定后切断静态电流来降 低功耗。

4、阵列共用PCCT发生器：采用台阶为5nA的5位电流DAC，用于为像素提供复位电 流I_Ref以及曝光时的比较电流I_COMP。

工作过程分为两个阶段：1、复位：由PCCT发生器为PD提供复位电流，通过以二极管 方式连接的M_CS为PD复位。2、曝光：PCCT发生器产生的电流I_CMOP由最小值向最大值上 升，而PD节点电压V_PD因曝光作用而下降，经过一定曝光时间比较器就会产生一个与输入 光强相关的脉冲宽度信号。在同一行上的脉冲宽度由对应的列并行10位单斜坡ADC量化， 并将量化值存储在列级存储器中。

基于以上的技术方案，采用0.18μm标准CMOS工艺，在供电电压为0.5V，像素阵列大 小为64×40，帧频为11.8fps时的功耗为4.95μW，动态范围82dB，像素FPN和列级FPN分 别为0.055%rms和0.016%rms。

但是，以上这种结合了PCCT技术的PWM方案应用于APS像素、列并行架构，对于一 般尺寸CMOS工艺（大于0.18μm），总线电容相对于像素驱动电路电容较小，SNR处于合理 水平。然而在更小尺寸的深亚微米（如65nm）CMOS工艺中，尤其对于超大规模的像素阵列， 总线电容相对于小尺寸驱动电路非常高，像素产生的模拟控制信号传输速度降低,同时传输路 径噪声大，导致像素输出的翻转信号传输到计数器会有相当大的时间延迟和误差，并且不同 位置的像素翻转信号传输延迟时间不同（距列级计数器近的像素延迟时间短，距列级计数器 远的像素延迟时间长），造成各像素非一致性明显增强、固定模式噪声（Fixed Pattern Noise， FPN）增加，整个读出过程噪声非常大，即传感器SNR将大幅下降。因而在获得高动态范围 的同时，提高小尺寸CMOS工艺下图像传感器的SNR变得尤为必要。

发明内容

本发明所要解决的技术问题是，提供一种在深亚微米CMOS工艺下，可采用低电源电压 供电，具有更低的功耗并可获得高的动态范围和信噪比的基于深亚微米CMOS工艺适用于大 规模像素阵列的像素结构。

本发明所采用的技术方案是：一种基于深亚微米CMOS工艺适用于大规模像素阵列的像 素结构，包括有由PCCT发生器、时序控制电路和阵列共用的全局计数器构成的芯片级，还 设置有输入端与芯片级的输出端相连的数字像素结构，所述的数字像素结构是由PWM工作 模式的像素结构和像素级寄存器构成，其中，芯片级中的PCCT发生器的输出电流I_PCCT通过 电流镜结构输入到PWM工作模式的像素结构中晶体管M_CS的漏端，芯片级中的全局计数器 的输出端连接所述的像素级寄存器的输入端，所述的PWM工作模式的像素结构的输出端连 接像素级寄存器的写控制端。

所述的PWM工作模式的像素结构包括有：晶体管M₁、M₂、M₃、M_RST、Mcs、反相器 Inv1和反相器Inv2，所述的晶体管M₃的栅极连接芯片级A中的PCCT发生器A1的晶体管 M₄栅极，晶体管M₃的源极、反相器Inv1、Inv2中的PMOS晶体管源极和用于开关的晶体管 M₁的源极共同连接电源，晶体管M₃的漏极分别连接复位晶体管M_RST的源极、比较晶体管 Mcs的漏极以及反相器Inv1的输入端，晶体管M_RST、M₁、M₂的栅极连接芯片级时序控制 信号，晶体管M_RST的漏极分别连接光电二极管PD的反向输入端，以及晶体管Mcs的栅极， 光电二极管PD的另一端接地，晶体管Mcs的源极连接反相器Inv2的输出端，反相器Inv1、 Inv2中的NMOS源极接地，反相器Inv1的输出端连接晶体管M₂的漏极，用于开关的晶体管 M₂的源极和晶体管M₁的漏极共同连接反相器Inv2输入端以及像素级寄存器B2的写控制端。

所述的电流镜结构是由PCCT发生器中的晶体管M4的栅极PWM工作连接模式的像素 结构中的M3的栅极构成。

所述的PCCT发生器是基于5位电流DAC的PCCT发生器。

所述的全局计数器的输出端与所述的像素级寄存器的输入端之间是多位连接，所述的像 素级寄存器的输出为多位输出。

本发明的基于深亚微米CMOS工艺适用于大规模像素阵列的像素结构，具有动态范围不 直接依赖电源电压、可直接输出数字值、无列FPN和读出噪声等优点。在深亚微米CMOS 工艺下，可采用低电源电压供电，具有更低的功耗并可获得高的动态范围和信噪比。

附图说明

图1是现有技术的4T有源像素结构电路原理图；

图2是现有技术的基于PWM的数字像素结构电路原理图；

图3是现有技术的基于PWM，采用PCCT技术的APS像素结构电路原理图；

图4是现有技术的基于m位电流DAC的PCCT发生器电路原理图；

图5是本发明的基于PWM，采用PCCT技术的数字像素结构电路原理图；

图6是本发明的基于PWM，采用PCCT技术的数字像素工作时序图。

具体实施方式

下面结合实施例和附图对本发明的基于深亚微米CMOS工艺适用于大规模像素阵列的 像素结构做出详细说明。

本发明的基于深亚微米CMOS工艺适用于大规模像素阵列的像素结构，是在图3应用于 APS中的与PCCT技术结合的PWM工作模式的像素结构基础上，将阵列外部存储器置于像 素内部，并改进电路结构以适合驱动像素内置存储器，构成数字像素（Digital Pixel Sensor， DPS），而深亚微米级CMOS工艺正是这种在单个像素内集成更多晶体管方案的基础。

如图5所示，本发明的基于深亚微米CMOS工艺适用于大规模像素阵列的像素结构，包 括有由PCCT发生器A1、时序控制电路A2和阵列共用的全局计数器A3构成的芯片级电路 A，以及输入端与芯片级A的输出端相连的数字像素结构B。所述的PCCT发生器A1是基于 m位电流DAC的PCCT发生器。所述的数字像素结构B是由PWM工作模式的像素结构B1 和像素级寄存器B2构成，其中，芯片级A中的PCCT发生器A1的输出电流I_PCCT是通过由 PCCT发生器A1中的晶体管M4的栅极连接PWM工作连接模式的像素结构B1中的M3的 栅极构成的电流镜结构输入到PWM工作模式的像素结构B1中晶体管M_CS的漏端，芯片级A 中的全局计数器A3的输出端连接所述的像素级寄存器B2的输入端，所述的全局计数器A3 的输出端与所述的像素级寄存器B2的输入端之间是多位连接，所述的像素级寄存器B2的输 出为多位输出。所述的PWM工作模式的像素结构B1的输出端连接像素级寄存器B2的写控 制端。

所述的PCCT发生器A1如图4所示，是基于m位电流DAC的电流发生器，其中的I_Ref为理想电流源，通过控制开关K0、K1…Km闭合个数来控制I_PCCT的大小。（基准电路和全局 计数器属于数字电路范畴，具有公知的数种成熟结构，在各种文献中均不需涉及其具体结构； 图5中的时序控制电路以及图4中的开关控制电路只需满足图6的时序即可，可以由公知的 数种方法得到，也可直接由芯片端口输入）

如图5所示，所述的PWM工作模式的像素结构B1包括有：晶体管M₁、M₂、M₃、M_RST、 Mcs、反相器Inv1和反相器Inv2，所述的晶体管M₃的栅极连接芯片级A中的PCCT发生器 A1的晶体管M₄栅极，晶体管M₃的源极、反相器Inv1、Inv2中的PMOS晶体管源极和用于 开关的晶体管M₁的源极共同连接电源，晶体管M₃的漏极分别连接复位晶体管M_RST的源极、 比较晶体管Mcs的漏极以及反相器Inv1的输入端，晶体管M_RST、M₁、M₂的栅极连接芯片 级时序控制信号，晶体管M_RST的漏极分别连接光电二极管PD的反向输入端，以及晶体管 Mcs的栅极，光电二极管PD的另一端接地，晶体管Mcs的源极连接反相器Inv2的输出端， 反相器Inv1、Inv2中的NMOS源极接地，反相器Inv1的输出端连接晶体管M₂的漏极，用于 开关的晶体管M₂的源极和晶体管M₁的漏极共同连接反相器Inv2输入端以及像素级寄存器 B2的写控制端。

本发明的基于深亚微米CMOS工艺适用于大规模像素阵列的像素结构的像素工作时序参 考图6，具体工作过程如下：

1、复位：晶体管M₁的S1置为低电平，则V_out为高，反相器Inv2输出低电平，即晶体 管M_CS源极电压V_css接地；V_PD Rst、晶体管M₂的S2置为低电平，PCCT发生器产生电流 I_PCCT=I_rst，经晶体管M₃、M_RST为光电二极管PD充电至复位电压V_rst，此时V_csd为高，由于 晶体管M₂断开，V_out保持为高电平。

2、曝光：V_PD Rst置高，即复位晶体管M_RST断开，PCCT发生器产生最小电流I_min，S2 置高，即晶体管M₂导通，设流过晶体管M₃的漏电流为I₁，允许流过晶体管M_CS的最大电流 为I₂，此时I₂>I₁（=I_min），则V_csd为低电平，经反相器Inv1反相，V_out为高电平，全局计数器 开始计数。之后，PCCT产生的电流I_min逐渐上升至I_max，即流过晶体管M₃的电流I₁逐渐升 高；在此过程中，光电二极管PD由于外界光照产生光生电流I_ph使节点电压V_PD从复位电压 V_rst开始下降，导致流过晶体管M_CS的电流I₂逐渐下降。在I₁<I₂时间内，节点电压V_csd保持 为低电平，V_out保持为高电平。

3、读出：经时间Δt，I₁>I₂时，节点电压V_csd迅速上升，达到反相器Inv1阈值电压后， 输出电压V_out翻转变为低电平，控制像素级寄存器B2写入当前计数器输出数字值，同时反 相器Inv2输出高电平，使V_css接高电平来切断静态电流，降低功耗。Δt值由全局计数器计数 并将该数值保存到像素级寄存器B2中，可通过Read端口控制读取数据。

由上所述，从光电二极管PD曝光开始到A时刻V_out节点电压翻转的时间Δt与光电二极 管PD放电电流I_PH大小有关，I_PH越大，Δt越小，I_PH越小，Δt越大，即输出端的V_out脉冲宽 度Δt反映了光强信息。

这种基于PWM的数字像素不再需要列总线传输数据，可由像素直接输出数字值，因而 没有像APS像素阵列的列FPN噪声和读出噪声，这样就在保留了像素电源电压低、高DR优 点的同时提高了SNR。

以65nm标准CMOS工艺下的结合PCCT技术的PWM数字像素阵列为例，采用11位 全局计数器和11位像素级存储器，使用基于5位电流DAC的PCCT发生器，在电源电压为 0.5V，像素阵列64×40，帧频为800fps时，得到的DR（动态范围）为100dB，SNR为60dB。 而传统的电荷积分型图像传感器电源电压在1V以上，DR大概为60-75dB，并且由于该像素 直接输出数字值，无需在像素外部进行模数转换，不会产生列级FPN及读出噪声，因而整体 上获得了更高的SNR。