应用于流水线模数转换器的高速低功耗基准电压输出缓冲器

技术领域

本发明涉及一种应用于流水线模数转换器的高速低功耗基准电压输出缓冲器，属于 电压输出缓冲器技术。

背景技术

在高速高分辨率流水线模数转换器(Pipelined ADC，流水线ADC)中，参考电平 模块的性能将直接限制其速度和精度。流水线ADC每一级由开关电容电路构成，因而 参考电平模块需要驱动随着时间变化的负载，因而需要基准提供与负载充分无关的负载 电容，而这是较难实现的。并且开关电容电路会给参考电平模块引入较大的噪声，进一 步提高参考电平模块的性能的要求，特别在高速流水线ADC的应用中更加显著。

源跟随器常常被用来作为单位增益缓冲器，但是基本的源跟随器很难把增益精确为 一，因此需要放大器作为反馈将其着增益的精度提高。在高速高精度流水线ADC的应 用场合中，由于对响应的时间要求缩短，对运放的要求增加，运放需要消耗大量的功耗 来满足高速高精度的要求。流水线模数转换器中(Pipelined ADC),要求基准为每一级 开关电容电路提供稳定的一对稳定的参考电平，即正参考电平Vrefp与负参考电平 Vrefn。传统的基准电压缓冲器的做法是分别用两个运放来提供正参考电平与负参考电 平，在对运放高要求的情况下，这会消耗很多功耗。

发明内容

发明目的：为了克服现有技术中存在的不足，本发明提供一种应用于流水线模数转 换器的高速低功耗基准电压输出缓冲器，以降低基准电压输出缓冲器的面积和功耗。

技术方案：为实现上述目的，本发明采用的技术方案为：

应用于流水线模数转换器的高速低功耗基准电压输出缓冲器，包括缓冲器反馈运 放、共模反馈电路、输出缓冲器和电阻分压电路；所述电阻分压电路包括分压反馈运放、 串联分压电阻和反馈尾电流管；所述输出缓冲器包括缓冲器和镜像电路；所述缓冲器反 馈运放具有P/N互补输入结构，缓冲器反馈运放与共模反馈电路相结合形成一个全差分 运放，同时为正参考电平Vrefp支路与负参考电平Vrefn支路提供反馈回路，并且将两 个支路的尾电流合并。

本发明的高速低功耗基准电压输出缓冲器，在现有的基准电压输出缓冲器基础上， 对缓冲器反馈运放进行改进，通过P/N互补输入结构，同时输入两个分压电路提供的参 考电平以及两个反馈电平；传统结构需要由两个独立双端输入单端输出运放来分别驱动 互补的两个基准电压缓冲器，本发明将两个独立双端输入单端输出运放替换为一个全差 分运放，该全差分运放能够驱动输出缓冲器同时输出一对互补的高低参考电平(即正参 考电平Vrefp和负参考电平Vrefn)；该设计只使用一个缓冲器，节约了功耗和芯片面积。

所述电阻分压电路包括分压反馈运放A1、串联分压电阻、反馈尾电流管Mt，其中 串联分压电阻包括相串联且大小相等的电阻R1、电阻R2和电阻R3，反馈尾电流管Mt 为NMOS管，分压反馈运放A1为普通双端输入单端输出的运放；反馈尾电流管Mt的 栅端连接分压反馈运放A1的输出端、源端连接串联电阻和分压反馈运放A1的负输入 端。

所述输出缓冲器包括缓冲器和镜像电路，其中镜像电路按照k:1尺寸复制缓冲器， 缓冲器和镜像电路的尾电流相结合，输出缓冲器输出一对互补的高低参考电平，即正参 考电平Vrefp和负参考电平Vrefn；缓冲器由第三十一PMOS管M31、第三十二NMOS 管M32、第三十三PMOS管M33和第三十四PMOS管M34构成，镜像电路由按序依 次复制的第三十一镜像PMOS管Mc31、第三十二镜像NMOS管Mc32、第三十三镜像 PMOS管Mc33和第三十四镜像PMOS管Mc34构成，构成缓冲器和构成镜像电路的 MOS管的尺寸比例为1:k；正参考电平缓冲器和正参考电平缓冲器镜像电路的源跟随器 的栅端，即第三十一PMOS管M31的栅端和第三十一镜像PMOS管Mc31的栅端连接 缓冲器反馈运放的正输出端Vop；负参考电平缓冲器和负参考电平缓冲器镜像电路的源 跟随器的栅端，即第三十二NMOS管M32的栅端和第三十二镜像NMOS管Mc32的栅 端连接缓冲器反馈运放的负输出端Von；第三十三PMOS管M33和第三十四PMOS管 M34的栅端短接，并连接到第三十一PMOS管M31和第三十二NMOS管M32的漏端； 第三十三镜像PMOS管Mc33和第三十四镜像PMOS管Mc34的栅端短接，并连接到第 三十一镜像PMOS管Mc31和第三十二镜像NMOS管Mc32的漏端。

所述缓冲器反馈运放为P/N互补输入：其高电平输入端由第一NMOS管M1、第二 NMOS管M2和尾电流第五NMOS管M5构成；其低电平输入端由第三PMOS管M3、 第四PMOS管M4和尾电流第六PMOS管M6构成；第一NMOS管M1的栅端连接正 参考电平缓冲器镜像电路的源跟随器源端，即第三十一镜像PMOS管Mc31的源端Vip， 第二NMOS管M2的栅端连接电阻分压电路产生的高参考电平V1.2，第三PMOS管 M3的栅端连接负参考电平缓冲器镜像电路的源跟随器源端，即第三十二镜像NMOS管 Mc32的源端Vin，第四PMOS管M4的栅端连接电阻分压电路产生的低参考电平V0.6； 缓冲器反馈运放的主体部分由第七PMOS管M7至第十PMOS管M10以及第十一NMOS 管M11至第十四NMOS管M14连接成套筒式共源共栅型结构；缓冲器反馈运放的正输 出端Vop连接正参考电平缓冲器和正参考电平缓冲器镜像电路的源跟随器的栅端，即第 三十一PMOS管M31的栅端和第三十一镜像PMOS管Mc31的栅端；缓冲器反馈运放 的负输出端Von连接负参考电平缓冲器和负参考电平缓冲器镜像电路的源跟随器的栅 端，即第三十二NMOS管M32的栅端和第三十二镜像NMOS管Mc32的栅端。

所述共模反馈电路由第十五MOS管M15至第二十八MOS管M28组成，第十五 NMOS管M15、第十六NMOS管M16、第十七PMOS管M17、第十八PMOS管M18 构成共模反馈电路的调整管，第十九MOS管M19至第二十三MOS管M23检测反馈产 生的低参考电平Vin与电阻分压电路产生的低参考电平V0.6的差值、并反馈到共模调 整管第十五NMOS管M15以及第十六NMOS管M16，第二十四MOS管M24至第二 十八MOS管M28检测反馈产生的高参考电平Vip与电阻分压电路产生的高参考电平 V1.2的差值，并反馈到共模调整管第十七PMOS管M17以及第十八NMOS管M18。 通过互补结构检测并调整反馈产生的高参考电平V1.2与低参考电平V0.6来调整其共模 电平，应用此方法不需要引入额外的参考电平作为共模电平调整的标准，因而不会由于 系统共模参考电平的变化而影响到输入的高低参考电压。

有益效果：本发明提供的应用于流水线模数转换器的高速低功耗基准电压输出缓冲 器，相对于现有技术，具有如下优点：

1、同使用两个运放分别产生正负参考电平的结构相比，由于将两个反馈运放用一 个经过改进的运放替代，并且输出缓冲器共用尾电流，其功耗相对于传统的缓冲器电路 而言要节省将近一半；

2、同使用两个运放分别产生正负参考电平的结构相比，由于将运放合并，节省了 所用MOS管的数量，芯片的面积得到减小；

3、相对于采用电阻负反馈形式的缓冲器结构，本发明并不需要额外的比例电阻， 从而避免了由于电阻由于工艺、版图偏差等原因造成的失配而影响输出精度。

附图说明

图1为流水线模数转换器拓扑结构图；

图2为本发明的高速低功耗基准电压输出缓冲器拓扑结构图；

图3为本发明中缓冲器反馈运放及其相关电路的原理图。

具体实施方式

下面结合附图对本发明作更进一步的说明。

如图1所示为一种流水线模数转换器的框图，流水线模数转换器核心为若干级子 ADC，其输出到数字校正模块经过数字校正之后输出n-bit数字信号，其中每一级子ADC 都包含电容开关电路，因而需要时钟产生电路来产生控制信号的时钟信号，以及参考电 平模块用来提供ADC的参考电平；由于采用全差分结构，因此参考电平为基于共模电 平的互补信号，即正参考电平Vrefp和负参考电平Vrefn。

如图2所示为本发明所提出的应用于流水线模数转换器的高速低功耗基准电压输出 缓冲器拓扑结构图，包括缓冲器反馈运放A2、共模反馈电路、输出缓冲器和电阻分压 电路；所述电阻分压电路包括分压反馈运放、串联分压电阻和反馈尾电流管；所述输出 缓冲器包括缓冲器和镜像电路；所述缓冲器反馈运放具有P/N互补输入结构，缓冲器反 馈运放与共模反馈电路相结合形成一个全差分运放，同时为正参考电平Vrefp支路与负 参考电平Vrefn支路提供反馈回路，并且将两个支路的尾电流合并。

本发明的高速低功耗基准电压输出缓冲器，在现有的基准电压输出缓冲器基础上， 对缓冲器反馈运放进行改进，通过P/N互补输入结构，同时输入两个分压电路提供的参 考电平(即V1.2与V0.6)以及两个缓冲器镜像电路产生的正负参考电平(Vip与Vin)； 传统结构需要由两个独立双端输入单端输出运放来分别驱动互补的两个基准电压缓冲 器，本发明将两个独立双端输入单端输出运放替换为一个全差分运放，该全差分运放能 够驱动输出缓冲器同时输出一对互补的高低参考电平(即正参考电平Vrefp和负参考电 平Vrefn)；该设计只使用一个缓冲器，节约了功耗和芯片面积。

如图2所示，所使用的电阻分压电路属于一种现有电路，包括分压反馈运放A1、 串联分压电阻、反馈尾电流管Mt，其中串联分压电阻包括相串联且大小相等的电阻R1、 电阻R2和电阻R3，反馈尾电流管Mt为NMOS管，分压反馈运放A1为普通双端输入 单端输出的运放；反馈尾电流管Mt的栅端连接分压反馈运放A1的输出端、源端连接 串联电阻和分压反馈运放A1的负输入端。

图2中的输出缓冲器是现有的高速低功耗基准电压输出缓冲器所使用的一般结构， 在本发明中使用了图3中的输出缓冲器，包括缓冲器和镜像电路，其中镜像电路按照k:1 尺寸复制缓冲器，缓冲器和镜像电路的尾电流相结合，从而起到节省功耗的目的，输出 缓冲器输出一对互补的高低参考电平，即正参考电平Vrefp和负参考电平Vrefn；缓冲 器由第三十一PMOS管M31、第三十二NMOS管M32、第三十三PMOS管M33和第 三十四PMOS管M34构成，镜像电路由按序依次复制的第三十一镜像PMOS管Mc31、 第三十二镜像NMOS管Mc32、第三十三镜像PMOS管Mc33和第三十四镜像PMOS 管Mc34构成，构成缓冲器和构成镜像电路的MOS管的尺寸比例为1:k；正参考电平缓 冲器和正参考电平缓冲器镜像电路的源跟随器的栅端，即第三十一PMOS管M31的栅 端和第三十一镜像PMOS管Mc31的栅端连接缓冲器反馈运放的正输出端Vop；负参考 电平缓冲器和负参考电平缓冲器镜像电路的源跟随器的栅端，即第三十二NMOS管M32 的栅端和第三十二镜像NMOS管Mc32的栅端连接缓冲器反馈运放的负输出端Von；第 三十三PMOS管M33和第三十四PMOS管M34的栅端短接，并连接到第三十一PMOS 管M31和第三十二NMOS管M32的漏端；第三十三镜像PMOS管Mc33和第三十四镜 像PMOS管Mc34的栅端短接，并连接到第三十一镜像PMOS管Mc31和第三十二镜像 NMOS管Mc32的漏端。

如图3所示，所述缓冲器反馈运放为P/N互补输入：其高电平输入端由第一NMOS 管M1、第二NMOS管M2和尾电流第五NMOS管M5构成；其低电平输入端由第三 PMOS管M3、第四PMOS管M4和尾电流第六PMOS管M6构成；第一NMOS管M1 的栅端连接正参考电平缓冲器镜像电路的源跟随器源端，即第三十一镜像PMOS管 Mc31的源端Vip，第二NMOS管M2的栅端连接电阻分压电路产生的高参考电平V1.2， 第三PMOS管M3的栅端连接负参考电平缓冲器镜像电路的源跟随器源端，即第三十二 镜像NMOS管Mc32的源端Vin，第四PMOS管M4的栅端连接电阻分压电路产生的低 参考电平V0.6；缓冲器反馈运放的主体部分由第七PMOS管M7至第十PMOS管M10 以及第十一NMOS管M11至第十四NMOS管M14连接成套筒式共源共栅型结构；缓 冲器反馈运放的正输出端Vop连接正参考电平缓冲器和正参考电平缓冲器镜像电路的 源跟随器的栅端，即第三十一PMOS管M31的栅端和第三十一镜像PMOS管Mc31的 栅端；缓冲器反馈运放的负输出端Von连接负参考电平缓冲器和负参考电平缓冲器镜像 电路的源跟随器的栅端，即第三十二NMOS管M32的栅端和第三十二镜像NMOS管 Mc32的栅端。

如图3所示，所述共模反馈电路由第十五MOS管M15至第二十八MOS管M28组 成，第十五NMOS管M15、第十六NMOS管M16、第十七PMOS管M17、第十八PMOS 管M18构成共模反馈电路的调整管，第十九MOS管M19至第二十三MOS管M23检 测反馈产生的低参考电平Vin与电阻分压电路产生的低参考电平V0.6的差值、并反馈 到共模调整管第十五NMOS管M15以及第十六NMOS管M16，第二十四MOS管M24 至第二十八MOS管M28检测反馈产生的高参考电平Vip与电阻分压电路产生的高参考 电平V1.2的差值，并反馈到共模调整管第十七PMOS管M17以及第十八NMOS管M18。 通过互补结构检测并调整反馈产生的高参考电平V1.2与低参考电平V0.6来调整其共模 电平，应用此方法不需要引入额外的参考电平作为共模电平调整的标准，因而不会由于 系统共模参考电平的变化而影响到输入的高低参考电压。

本发明的缓冲器反馈运放通过互补输入的形式，在获得高增益的同时驱动正参考电 平缓冲器和负参考电平缓冲器，减小了所使用运放的个数，并通过简单的共模反馈电路 确定其直流工作点，即全差分运放的共模电压。

本发明的工作原理如图2、图3所示，通过基准核心电路产生1.2V的参考电压，然 后经过电阻分压电路，分别产生高参考电平1.2V和低参考电平V0.6；为了能更好地驱 动流水线模数转换器的开关电容电路、减小回馈噪声、增加动态驱动电流，加入了输出 缓冲器，并以负反馈的形式接入缓冲器反馈运放，将输出钳制为电阻分压电路的输出值。 输出缓冲器采用镜像电路，用来连接缓冲器反馈运放的反馈，从而将缓冲器反馈运放的 缓冲器反馈运放的差模反馈环路放置在输出缓冲器之外。缓冲器和镜像电路结构相同， 两者的尺寸比为k:1。本发明通过互补型的输入结构，同时输入两个分压电路提供的参 考电平以及两个反馈电平，将传统结构需要由两个独立双端输入，单端输出运放来分别 驱动互补的两个基准电压缓冲器改进为一个经过改进的全差分运放驱动一个能同时输 出高低参考电平的缓冲器，将两个独立的双输入单输出运放替换成经过改进的全差分运 放，并且只使用一个缓冲器，因而节省了功耗以及芯片面积。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员 来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也 应视为本发明的保护范围。