首页> 中国专利> 包括低热预算栅极堆叠体的pMOS晶体管

包括低热预算栅极堆叠体的pMOS晶体管

页面导航

摘要
著录项
法律信息
相似文献

摘要

p通道金属氧化物半导体(pMOS)晶体管包括栅极堆叠体，所述栅极堆叠体包括：基材上的含有硅氧化物的介电中间层，其中，介电中间层的厚度小于1nm；介电常数高于介电中间层的高k介电层；在介电中间层和高k介电层之间并且与介电中间层直接接触的第一偶极形成封盖层，用于使高k电介质层的高k带隙相对于基材的价带向下偏移，其中第一偶极形成封盖层的厚度小于2nm；在高k介电层上方的至少一种功函数金属。有利的是，pMOS晶体管包括低的负偏压温度不稳定性(NBTI)和高的可靠性，而无需使用可靠性退火，这使得pMOS晶体管适用于用作后道工序(BEOL)器件。

著录项

公开/公告号CN111261715A

专利类型发明专利
公开/公告日2020-06-09

原文格式PDF
申请/专利权人 IMEC 非营利协会;
展开▼

申请/专利号CN201911201509.1
发明设计人 J·弗兰蔻;有村拓晃;B·卡塞;
展开▼

申请日2019-11-29
分类号
代理机构上海专利商标事务所有限公司;
代理人江磊
地址比利时勒芬
入库时间 2023-12-17 09:46:46

法律信息

法律状态公告日

法律状态信息

法律状态
2020-06-09

公开

公开

相似文献

专利
中文文献
外文文献

1. 包括低热预算栅极堆叠体的pMOS晶体管 [P] . 中国专利： CN111261715A . 2020-06-09
2. 在多个侧面上具有栅极堆叠体的薄膜晶体管 [P] . 中国专利： CN110323281A . 2019-10-11
3. Silicon-on-insulator circuit having series connected PMOS transistors each having connected body and gate [P] . 美国专利： US6177826B1 . 2001-01-23

机译：具有串联连接的PMOS晶体管的绝缘体上硅电路，每个PMOS晶体管具有连接的主体和栅极
4. Semiconductor Device Layout Including Cell Layout Having Restricted Gate Electrode Level Layout with Rectangular Shaped Gate Electrode Layout Features and Equal Number of PMOS and NMOS Transistors [P] . 美国专利： US2010011329A1 . 2010-01-14

机译：半导体器件布局，包括具有受限栅极电极级布局和矩形栅极电极布局特征且PMOS和NMOS晶体管数量均等的单元布局
5. PMOS TRANSISTOR INCLUDING LOW THERMAL-BUDGET GATE STACK [P] . 美国专利： US2020176446A1 . 2020-06-04

机译： PMOS晶体管，包括低热敏栅栅