具有增强的翻译能力的翻译后援缓冲器及其方法

具体实施方式

根据图1，示出了根据本发明的一个优选实施例，附带有翻译后援缓冲器(TLB)的多线程处理器的方块图。多线程CPU计算系统10被描述为多个处理器11A-11N，代表多线程CPU的N个线程。线程11A-11N的每一个线程都在一流水线处理器中执行。在多个线程同时执行期间，可能需要访问主存储器17以完成一指令的执行。

通过存储器管理单元13访问该主存储器17。翻译后援缓冲器(TLB)15与存储器管理单元13相关联。翻译后援缓冲器(TLB)15在存储器管理单元13的协助下实现从存储器17中获取数据以及向存储器17写入数据处理。存在保存每个执行中的线程的结构的上下文的物理寄存器的一个实例。对于每个可以同时执行的线程，都存在GPRS、LR、CTR、XER和CR的一个副本。为每个正在执行的线程在主存储器17中分配一些专用的物理存储元件以保存与该线程相关联的状态，由在结构上定义的寄存器的内容表示所述的状态。用线程ID对CPU流水线内的每个指令加标签从而可以将由此产生的结构结果应用于适当的线程的结构资源。线程ID寄存器12保存该线程标识ID从而可用特定线程来识别执行结果。

存储器管理单元13从程序设计人员可见的地址进行操作，该地址被称为有效地址(EA)。有效地址(EA)通过翻译后援缓冲器(TLB)15与主存储器中的实际地址(RA)联系起来。程序的多个实例可按时间片方式运行并且在程序设计人员看来每个程序实例可使用同样的存储器地址，但是使用翻译后援缓冲器(TLB)15的映射，这些存储器地址指向不同的物理存储单元。

在翻译后援缓冲器(TLB)15的一个实现中，有效地址(EA)和一进程标识符(PID)一起使用，该PID对于每个进程实例而言是唯一的。连接有效地址(EA)和该进程标识符(PID)形成一虚拟地址(VA)。这些实体共同构成虚拟地址与主存储器17中相应的实际地址之间的一对一映射。

图2更具体地示出根据本发明的一优选实施例的翻译后援缓冲器(TLB)15的构成。进程标识符(PID)和有效地址(EA)作为虚拟地址连同主存储器17的实际地址一起存储在内容可寻址存储器22中。包括进程标识符(PID)和有效地址(EA)的虚拟地址被用作查找关键字。翻译后援缓冲器包括搜索引擎25，该搜索引擎使用包括进程标识符(PID)和有效地址(EA)的较高位的虚拟地址的一部分来定位存储在单元23中的特定的实际地址(RA)。与传统的翻译后援缓冲器结构不同，图2包括一线程暗示标识符位(Tbit)。使用Tbit来识别TLB内的条目23是否与正在执行的多个线程11A-11N中的一个线程相关联。

可利用搜索引擎25通过使用从虚拟地址(VA)得到的虚拟页码(VPN)和标识线程(正在为该线程而访问该主存储器)的线程ID，获得主存储器17的实际地址。图3示出如何对翻译后援缓冲器(TLB)条目13解码以表示用于存储器17的多个实际地址。

正在执行的线程所调用的虚拟地址(VA)有0-39位，其中(如图3所示)包括进程标识号(PID 0:7)位、有效地址的较高位(EA 0:21)和较低位(EA 22:31)。根据本发明的本实施例，虚拟页码(VPN)包括进程标识号(PID 0:7)和有效地址的较高位(EA 0:21)。使用VPN(0:29)，在存储单元23内定位代表实际地址RA的较高位(0:22)的RPN。

主存储器17中的存储单元的实际地址的剩余部分或者是实际地址RPN的较低位(22:25)或者是该线程ID。如图3所示，受线程暗示模式位(Tbit)的值控制的门34或者从寄存器12中选择该线程ID，或选择该实际地址RPN的较低位RPN(22:25)。缓冲器硬件35中的第二逻辑电路将从门34得到的结果和有效地址的较低位EA(22:31)连接在一起。当将该线程暗示模式位(Tbit)设为1时，主存储器17中的单元的实际地址包括RPN(0:22)、线程ID和有效地址的较低位EA(22:31)。如果没有设置该线程暗示模式位，则门34插入该实际地址RPN的较低位(22:25)来替换该线程ID(在8比特线程ID的情况下是0:2)。

因此，可以使用同样的虚拟地址来识别一组页，其中通过实际地址的较低位或线程ID来识别组内的特定页。

上述说明的优点是该翻译后援缓冲器(TLB)可以用于存储包括线程暗示位的与多线程处理器的一个线程的地址有关的虚拟地址，或存储与单线程处理系统有关的虚拟地址。

上述用于存储并利用包括线程暗示(TI)位的翻译后援缓冲器(TLB)条目的装置执行如图4所示的过程。根据图4，从该翻译后援缓冲器(TLB)中读取数据的过程从步骤41开始。该过程需要确定一个与该处理器请求的特定虚拟地址相关联的线程ID。该虚拟地址(VA)包括有效地址(EA)和进程标识符(PID)。在如图1所示的多线程处理器中，从线程ID寄存器12中可得到线程ID。

在步骤43中该翻译后援缓冲器(TLB)的硬件引擎25确定VPN，该VPN表示该进程标识符PID(0:7)和CPU的流水线处理器中正在执行的进程请求的有效地址EA的前22位(0:21)。

一旦已知该VPN，则在步骤44中确定与该VPN相关联的实际地址，该实际地址包括高位RPN(0:22)和与该虚拟页码(VPN)一起存储的较低位实际地址位RPN(22:25)。在判断块45内确定是否设置了线程暗示模式位(Tbit)。如果已经设置了该位(指示查找到的地址对于一特殊线程ID是特定的)，则在步骤46中通过连接该线程ID和较高位实际地址位RPN(0:22)，用该线程ID替换较低位实际地址位RPN(22:25)。步骤47是最终步骤，其中连接该实际地址和该有效地址的较低位EA(22:31)。

如果判断块45确定该线程暗示位没有设为1——表示是一传统的翻译后援缓冲器(TLB)条目，则在步骤47中通过使用全部与该有效地址(EA)的较低位数据位连接的实际地址数据位来处理该翻译后援缓冲器(TLB)的内容。

上述说明阐述并说明了本发明。另外，本公开只示出和描述了在用于多线程计算机处理的具有增强的翻译能力的翻译后援缓冲器(TLB)的情况下的本发明的优选实施例，但是，如上面提到的，应理解本发明能够用于各种其它的组合、变型和环境中，并且能够在如此处表达的本发明的概念的范围内，根据与上述教导和/或相关技术或知识而进行各种变化或修改。上述实施例还可用于解释实施本发明已知的最好方式，并使本领域其它技术人员能够以这个或其它实施例来利用本发明，并且进行由本发明的特定应用或用途所要求的各种变型。因此，该说明并不旨在将本发明限制在这里所公开的形式或应用，而是旨在将所附权利要求解释成包括各种可选择的实施例。