模式选择装置，包括该模式选择装置的显示装置以及选择显示单元中的模式的方法

具体实施方式

在下文中，将说明作为根据本发明的显示装置的优选实施例的液晶显示设备、作为用于选择显示单元中的第一模式或第二模式的模式选择装置的优选实施例的模式选择电路，以及根据本发明的实施例，选择显示单元中的第一模式或第二模式的方法。

在下文中，将根据作为参考信号的垂直同步控制(VSC)信号和水平同步控制(HSC)信号，在显示单元的显示屏(例如下文所述的实施例中的液晶显示面板)中显示图像的驱动模式称为固定模式(权利要求中限定的“第一模式”)，以及将根据数据使能(DE)信号作为参考信号，在显示单元的显示屏中显示图像的驱动模式称为DE模式(权利要求中限定的“第二模式”)。

图1是根据本发明的实施例的液晶显示设备200的框图。

如图1所示，液晶显示设备200包括输入外部信号的输入接口201、控制输出从输入接口201发送的信号的时间的定时控制器202、源驱动器203、门驱动器204和液晶显示面板205。

输入接口201从外部设备，诸如个人计算机接收垂直同步控制(VSC)信号、水平同步控制(HSC)信号、数据使能(DE)信号、点时钟信号和多个数据信号。

已经输入该输入接口201的信号被从输入201接口输出到定时控制器202。

在固定模式中，定时控制器202根据VSC和HSC信号，控制源驱动器203和门驱动器204以便使液晶显示面板205在源驱动器203和门驱动器204的控制下显示图像。在DE模式中，定时控制器202根据DE信号，控制源驱动器203和门驱动器204，以便使液晶显示面板205在源驱动器203和门驱动器204的控制下显示图像。

定时控制器202包括选择固定模式或DE模式的模式选择电路100。

图2是根据本发明的实施例的模式选择电路100的框图。

根据本发明的实施例的模式选择电路100将固定模式或DE模式选择为液晶显示设备200根据输入到其中的信号操作的模式。

如图2所示，模式选择电路100包括水平同步计数器10、数据使能计数器、OR电路30和判断单元40。

水平同步计数器10计数在每个帧周期中，输入到其中的水平同步控制(HSC)信号的数量。

具体地，水平同步计数器10接收垂直同步控制(VSC)信号和n-VALID信号作为复位信号，以及进一步接收HSC信号作为将计数的信号。

水平同步计数器10在作为复位信号的VSC和n-VALID信号升高的时间，将所计数的数量复位为零(0)。

在接收HSC信号时，水平同步计数器10开始计数。根据开始计数每次将HSC信号输入到水平同步计数器10的结果，在计数达到总数(即可由水平同步计数器10计数的HSC信号的最大数HSCmax)，水平同步计数器10从零(0)重新开始计数。

水平同步计数器10产生在HSC信号的计数达到M的第一时间，从低电平转变成高电平的HC-RC信号，其中，M表示预定正整数，以及将由此产生的HC-RC信号输出到OR电路30。其中，位于高电平的HC-RC信号对应于在权利要求中限定的第一目标到达信号。

另外，水平同步计数器10复位HC-RC信号，即在VSC信号降低的时间和n-VAILD信号降低的时间中的较早时间，使HC-RC信号从高电平转变成低电平。

数据使能计数器20计数在每个帧周期中的数据使能信号的数量。

具体地，数据使能计数器20接收VSC信号和n-VAILD信号作为复位信号，以及进一步接收DE信号作为将计数的信号。

数据使能计数器20在作为复位信号的VSC和n-VALID信号上升的时间，使所计数的数量复位为零(0)。

在接收DE信号时，数据使能计数器20开始计数。根据开始计数每次将DE输入到数据使能计数器20的结果，在计数达到总数(即，可由数据使能计数器20计数的DE信号的最大数DEmax)后，数据使能计数器20从零(0)重新开始计数。

数据使能计数器20产生在DE信号的计数达到N的第二时间，从低电平转变成高电平的DC-RC信号，其中，N表示小于上述整数M的预定正整数，以及将由此产生的DC-RC信号输出到OR电路30。其中，处于高电平的DC-RC信号对应于在权利要求中限定的第二目标到达信号。

另外，数据使能计数器20复位DC-RC信号，即，在VSC信号下降的时间和n-VALID信号下降的时间中的较早时间，使DC-RC信号从高电平转变成低电平。

n-VALID信号具有帧周期，以及基于DE信号产生。因此，当不将DE信号输入到模式选择电路100地，不产生n-VALID信号，因此，不输入到模式选择电路100中。

在满足下述条件(A)至(E)的整数中选择上述整数M和N。

(A)整数M大于整数N(M＞N)。这特别优先将DE信号用作参考信号，当将VSC和DE信号输入到模式选择电路100中作为参考信号时。

(B)整数M设计成足以小于水平同步计数器10的总数，即，HSC信号的最大数HSCmax。

(C)整数N设计成足以小于数据使能计数器10的整数，即，DE信号的最大数DEmax。

(D)整数N设计成大于非显示周期中的VSC信号的行数。即，整数N设计成大于在每个帧周期中的非显示周期中，将能输入到模式选择电路100中的HSC信号的最大数。其中，最大数对应于在每个帧周期中的非显示周期中，将能输入到模式选择电路100中的水平同步信号的最大数。当VSC和DE信号输入到模式选择电路100时，即，当VSC和n-VALID信号输入到模式选择电路100中时，这用于在VSC信号上升的时间后直到n-VAILD信号上升的时间为止，禁止由数据使能计数器10计数的DE信号的数量达到整数N。

OR电路30从水平同步计数器10接收HC-RC信号以及从数据使能计数器20接收DC-RC信号。OR电路30产生由HC-RC和DC-RC信号的逻辑和(逻辑OR)组成的RCOR信号以及将由此产生的RCOR信号输出到判断单元40中。

当HC-RC和DC-RC信号的至少一个处于高电平时，RCOR信号处于高电平，以及当HC-RC和DC-RC信号均处于低电平时，RCOR信号处于低电平。

判断单元40根据由水平同步计数器10计数的HSC信号的数量和由数据使能计数器20计数的DE信号的数量，判断应当选择固定模式还是DE模式。

判断单元40从OR电路30接收RCOR信号以及从数据使能计数器20接收DE信号的数量。

判断单元40根据从OR电路30传送的RCOR信号和由数据使能计数器20计数的DE信号的数量，产生判断信号DES。

如果在RCOR信号上升的时间，由数据使能计数器20计数的DE信号的数量等于零(0)，判断信号DES处于高电平，以及如果在RCOR信号上升的时间，由数据使能计数器20计数的DE信号的数量大于零(0)，判断信号处于低电平。

判断信号DES表示固定模式和DE模式中的一个。具体地，具有高电平的判断DES表示固定模式，以及具有低电平的判断信号DES表示DE模式。

例如，定时控制器202包括模式选择电路100的选择电路(未示出)下游。选择电路选择VSC和HSC信号或DE信号作为参考信号。

选择电路从判断单元40接收判断信号DES。如果判断信号DES处于高电平，选择电路将VSC和HSC信号选择为参考信号，以及如果判断信号DES处于低电平，将DE信号选择为参考信号。

在下文中，参考图3至7，说明在VSC、HSC和DE信号中的输入信号的五种组合的每一个中，模式选择电路100的操作。

图3是表示当VSC和HSC信号输入到模式选择电路100中，但DE信号未输入到模式选择电路100中时，模式选择电路100的操作的时序图。

水平同步计数器10复位HC-RC信号以及数据使能计数器20复位DC-RC信号，即，在VSC和n-VALID信号下降的时间中的较早时间，水平同步计数器10将HC-RC信号从高电平转变成低电平，以及数据使能计数器20使DC-RC信号从高电平转变成低电平。

在图3所示的操作中，由于DE信号未输入到模式选择电路100中，不产生n-VALID信号。

因此，在定义复位HC-RC和DC-RC信号的时间的VSC和n-VALID信号中，仅VSC信号被输入到水平同步计数器10和数据使能计数器20。

因此，在图3所示的操作中，复位HC-RC和DC-RC信号，即，在VSC信号下降的时间T1，分别通过水平同步计数器10和数据使能计数器20，从高电平转变成低电平。

然而，由于DC-RC信号保持在低电平，仅复位HC-RC和DC-RC信号中的HC-RC信号，即，在时间T1，从高电平转变成低电平。

另外，在图3所示的操作中，由于在时间T1复位HC-RC信号，复位从OR电路30传送的RCOR信号，即在时间T1，从高电平转变成低电平。

在VSC和n-VALID信号上升的时间，复位由水平同步计数器10计数的HSC信号的数量和由数据使能计数器20计数的DE信号的数量。

在图3所示的操作中，由于DE信号未输入到模式选择电路100中，不产生n-VALID信号。

因此，在定义复位HC-RC和DC-RC信号的时间的VSC和n-VALID信号中，仅VSC信号被输入到水平同步计数器10和数据使能计数器20。

因此，在图3所示的操作中，在VSC信号上升的时间T2，使由水平同步计数器10计数的HSC信号的数量和由数据使能计数器20计数的DE信号的数量复位为零(0)。

水平同步计数器10在接收HSC信号时开始计数，以及产生在由水平同步计数器10计数的HSC信号的数量变为等于M的时间T3，将从低电平转变成高电平的HC-RC信号。将由此产生的HC-RC信号输出到OR电路30。

由于数据使能计数器20不接收DE信号，数据使能计数器20不计数。因此，即使在时间T3，由数据使能计数器20计数的DE信号的数量仍然为零(0)，以及在时间T3，DC-RC信号仍然处于低电平。

因此，在与HC-RC信号从低电平转变成高电平的时间相同的时间，即时间T3，从OR电路30传送的RCOR信号从低电平转变成高电平。

由于由数据使能计数器20计数的DE信号的数量在RCOR信号上升的时间，即时间T3仍然为零(0)，在时间T3，从判断单元40传送的信号DES转变成高电平。因此，模式选择电路100选择固定模式。

图4是表示当VSC和HSC信号未被输入到模式选择电路100中，而将DE信号输入到模式选择电路100中时，模式选择电路100的操作的时序图。

水平同步计数器10复位HC-RC信号，以及数据使能计数器20复位DC-RC信号，即，在VSC和n-VALID信号下降的时间中的较早时间，水平同步计数器10使HC-RC信号从高电平转变成低电平以及数据使能计数器20使DC-RC信号从高电平转变成低电平。

在图4所示的操作中，由于VSC信号未被输入到模式选择电路100中，而DE信号被输入到模式选择电路100中，产生n-VALID信号并输入到水平同步计数器10。

因此，在定义复位HC-RC和DC-RC信号的时间的VSC和n-VALID信号中，仅将n-VALID信号输入到水平同步计数器10和数据使能计数器20。

因此，在图4所示的操作中，复位HC-RC和DC-RC信号，即，在n-VALID信号下降的时间T4，分别通过水平同步计数器10和数据使能计数器20从高电平转变成低电平。

然而，由于HC-RC信号保持在低电平，仅复位HC-RC和DC-RC信号中的DC-RC信号，即，在时间T4，从高电平转变成低电平。

另外，在图4所示的操作中，由于在时间T4复位DC-RC信号，复位从OR电路30传送的RCOR信号，即，在时间T4，从高电平转变成低电平。

在VSC和n-VALID信号上升的时间，复位由水平同步计数器10计数的HSC信号的数量和由数据使能计数器20计数的DE信号的数量。

在图4所示的操作中，由于VSC信号未被输入到模式选择电路100，而DE信号被输入到模式选择电路100，产生n-VALID信号并输入到水平同步计数器10。

因此，在定义复位HC-RC和DC-RC信号的时间的VSC和n-VALID信号中，仅将n-VALID信号输入到水平同步计数器10和数据使能计数器20。

因此，在图4所示的操作中，在n-VALID信号上升的时间T5，复位由水平同步计数器10计数的HSC信号的数量和由数据使能计数器20计数的DE信号的数量。

在接收DE信号后，数据使能计数器20开始计数，以及产生在由数据使能计数器20计数的DE信号的数量变为等于N时的时间T6，从低电平转变成高电平的DC-RC信号。将由此产生的DE信号输出到OR电路30。

由于水平同步计数器10未接收HSC信号，水平同步计数器10不计数。因此，在时间T6，由水平同步计数器10计数的HSC信号的数量仍然为零(0)，以及在时间T6，HC-RC信号仍然处于低电平。

因此，在与DC-RC信号从低电平转变成高电平的时间相同的时间，即时间T6，从OR电路30传送的RCOR信号从低电平转变成高电平。

由于在RCOC信号上升的时间，即时间T6，由数据使能计数器20计数的DE信号的数量为N，从判断单元40传送的信号DES在时间T6转变成低电平。因此，模式选择电路100选择DE模式。

图5是表示当VSC、HSC和DE信号输入到模式选择电路100中时，模式选择电路100的操作的时序图。

水平同步计数器10复位HC-RC信号以及数据使能计数器20复位DC-RC信号，即，在VSC和n-VALID信号下降的时间中的较早时间，水平同步计数器10使HC-RC信号从高电平转变成低电平以及数据使能计数器20使DC-RC信号从高电平转变成低电平。

在图5所示的操作中，由于VSC和DE信号被输入到模式选择电路100中，产生n-VALID信号并输入到水平同步计数器10中。

因此，在定义复位HC-RC和DC-RC信号的时间的VSC和n-VALID信号中，VSC和n-VALID被输入到水平同步计数器10和数据使能计数器20中。

如图5所示，由于n-VALID信号下降的时间T7早于VSC信号下降的时间T8，在VSC信号下降的时间T7，复位HC-RC和DC-RC信号，即，通过水平同步计数器10和数据使能计数器20，从高电平转变成低电平。

另外，在图5所示的操作中，由于在时间T7复位HC-RC和DC-RC信号，复位从OR电路30传送的RCOR信号，即在时间T7，从高电平转变成低电平。

在VSC和n-VALID信号上升的时间，复位由水平同步计数器10计数的HSC信号的数量和由数据使能计数器20计数的DE信号的数量。

在图5所示的操作中，由于VSC和DE信号均被输入到模式选择电路100中，产生n-VALID信号并输入到水平同步计数器10中。

如图5所示，由于VSC信号上升的时间T9早于n-VALID信号上升的时间T10，在VSC信号下降的时间T9，使由水平同步计数器10计数的HSC信号的数量和由数据使能计数器20计数的DE信号的数量复位为零(0)，然后，在n-VALID信号上升的时间T10，再次复位为零(0)。

在时间T9至时间T10的期间，水平同步计数器10和数据使能计数器20分别继续计数HSC和DE信号。然而，由水平同步计数器10计数的HSC信号的数量未达到整数M，以及由数据使能计数器20计数的DE信号的数量未达到整数N。

这是因为如前所述，整数M大于整数N(M＞N)，以及进一步因为在时间T9至时间T10期间计数的DE信号的数量必定小于整数N，因为整数N设计成大于在VSC信号的非显示周期中的行数。

在接收DE信号时，数据使能计数器20在时间T10开始计数，以及产生在由数据使能计数器20计数的DE信号的数量达到整数N时的时间T11，从低电平转变成高电平的DC-RC信号。将由此产生的DC-RC信号输出到OR电路30。

在接收HSC信号时，在时间T10，水平同步计数器10开始计数，以及产生在由水平同步计数器10计数的HSC信号的数量达到整数M的时间T12，从低电平转变成高电平的HC-RC信号。将由此产生的HC-RC信号输出到OR电路30。

在图5所示的操作中，由于HSC和DE信号具有彼此相等的周期，由水平同步计数器10计数的HSC信号的数量和由数据使能计数器20计数的DE信号的数量彼此同步增加。

由于如前所述，整数M大于整数N(M＞N)，由数据使能计数器20计数的DE信号的数量达到整数N，由此DC-RC信号转变成高电平的时间T1早于由水平同步计数器10计数的HSC信号的数量达到整数M，从而HC-RC信号转变成高电平的时间T12。

在与从数据使能计数器20传送的DC-RC信号从低电平转变成高电平的时间相同的时间，即时间T11，从OR电路30传送的RCOR信号从低电平转变成高电平。

由于在RCOR信号上升的时间T1，由数据使能计数器20计数的DE信号的数量为N，在时间T11，从判断单元40传送的信号DES转变成低电平。因此，模式选择电路100选择DE模式。

图6是表示当VSC信号未被输入到模式选择电路100中，而HSC和DE信号被输入到模式选择电路100中时，模式选择电路100的操作的时序图。

水平同步计数器10复位HC-RC信号以及数据使能计数器20复位DC-RC信号，即，在VSC和n-VALID信号下降的时间中的较早时间，水平同步计数器10使HC-RC信号从高电平转变成低电平，以及数据使能计数器20使DC-RC信号从高电平转变成低电平。

在图6所示的操作中，由于VSC未被输入到模式选择电路100中，而DE信号被输入到模式选择电路100中，产生n-VALID信号并输入到水平同步计数器10中。

因此，在定义复位HC-RC和DC-RC信号的时间的VSC和n-VALID信号中，仅将n-VALID信号输入到水平同步计数器10和数据使能计数器20中。

因此，在图6所示的操作中，复位HC-RC和DC-RC信号，即，在n-VALID信号下降的时间T13，分别通过水平同步计数器10和数据使能计数器20，从高电平转变成低电平。

另外，在图6所示的操作中，由于在时间T13复位HC-RC和DC-RC信号，复位从OR电路30传送的RCOR信号，即，在时间T13从高电平转变成低电平。

在VSC和n-VALID信号上升的时间，复位由水平同步计数器10计数的HSC信号的数量和由数据使能计数器20计数的DE信号的数量。

在图6所示的操作中，由于VSC信号未被输入到模式选择电路100，而DE信号被输入到模式选择电路100，产生n-VALID信号并输入到水平同步计数器10中。

因此，在定义复位HC-RC和DC-RC信号的时间的VSC和n-VALID信号中，仅将n-VALID信号输入到水平同步计数器10和数据使能计数器20中。

因此，在图6所示的操作中，在n-VALID信号上升的时间T14，使由水平同步计数器10计数的HSC信号的数量和由数据使能计数器20计数的DE信号的数量复位为零(0)。

数据使能计数器20在接收DE信号时开始计数，以及产生在由数据使能计数器20计数的DE信号的数量变为等于N的时间T14，从低电平转变成高电平的DC-RC信号。将由此产生的DE信号输出到OR电路30。

水平同步计数器10在接收HSC信号时开始计数，以及产生在由水平同步计数器10计数的HSC信号的数量达到整数M时的时间T16，从低电平转变成高电平的HC-RC信号。将由此产生的HC-RC信号输出到OR电路30。

在图6所示的操作中，由于HSC和DE信号具有等于彼此的周期，由水平同步计数器10计数的HSC信号的数量和由数据使能计数器20计数的DE信号的数量彼此同步增加。

由于如上所述，整数M大于整数N(M＞N)，由数据使能计数器20计数的DE信号的数量达到整数N，由此，DC-RC信号转变成高电平的时间T15早于由水平同步计数器10计数的HSC信号的数量达到整数M，由此HC-RC信号变为高电平的时间T16。

因此，在与从数据使能计数器20传送的DC-RC信号从低电平转变成高电平的时间相同的时间，即时间T15，从OR电路30传送的RCOR信号从低电平转变成高电平。

由于由数据使能计数器20计数的DE信号的数量在RCOR信号上升的时间T15为N，在时间T15，从判断单元40传送的信号DES转变成低电平。因此，模式选择电路100选择DE模式。

图7是表示当HSC信号未被输入到模式选择电路100中，而VSC和DE信号被输入到模式选择电路100中时，模式选择电路100的操作的时序图。

水平同步计数器10复位HC-RC信号以及数据使能计数器20复位DC-RC信号，即，在VSC和n-VALID信号下降的时间中的较早时间，水平同步计数器10使HC-RC信号从高电平转变成低电平以及数据使能计数器20使DC-RC信号从高电平转变成低电平。

在图7所示的操作中，由于VSC和DE信号均被输入模式选择电路100中，产生n-VALID信号并输入到水平同步计数器10中。

因此，定义复位HC-RC和DC-RC信号的时间的VSC和n-VALID信号均被输入到水平同步计数器10和数据使能计数器20中。

如图7所示，由于n-VALID信号下降的时间T17早于VSC信号下降的时间T18，复位HC-RC和DC-RC信号，即，在VSC信号下降的时间T17，分别通过水平同步计数器10和数据使能计数器20，从高电平转变成低电平。

另外，在图7所示的操作中，由于在时间T17复位HC-RC和DC-RC信号，复位从OR电路30传送的RCOR信号，即，在时间T17，从高电平转变成低电平。

在VSC和n-VALID信号上升的时间，复位由水平同步计数器10计数的HSC信号的数量和由数据使能计数器20计数的DE信号的数量。

在图7所示的操作中，由于VSC和DE信号被输入到模式选择电路100中，产生n-VALID信号，并输入到水平同步计数器10中。

如图7所示，由于VSC信号上升的时间T19早于n-VALID信号上升的时间T20，在VSC信号下降的时间T19，使由水平同步计数器10计数的HSC信号的数量和由数据使能计数器20计数的DE信号的数量复位为零(0)，然后，在n-VALID信号上升的时间T20，再次复位为零(0)。

数据使能计数器20在时间T19至时间T20期间，继续计数DE信号。然而，由数据使能计数器20计数的DE信号的数量未达到整数N。

这是因为在时间T19至时间T20期间计数的DE信号的数量必须小于整数N，因为整数N设计成大于在VSC信号的非显示周期中的行数。

在接收DE信号时，数据使能计数器20在时间T20开始计数，以及产生在由数据使能计数器20计数的DE信号的数量达到整数N时的时间T21，从低电平转变成高电平的DC-RC信号。将由此产生的DC-RC信号输出到OR电路30。

在图7所示的操作中，由于HSC信号未被输入到模式选择电路100，水平同步计数器10不计数，因此，由水平同步计数器10计数的HSC信号的数量仍然等于零(0)。因此，HC-RC信号仍然处于低电平。

在与从数据使能计数器20传送的DC-RC信号从低电平转变成高电平相同的时间，即时间T21，从OR电路30传送的RCOR信号从低电平转变成高电平。

由于在RCOR信号上升的时间T21，由数据使能计数器20计数的DE信号的数量为N，在时间T21，从判断单元40传送的信号DES转变成低电平。因此，模式选择电路100选择DE模式。

根据上述实施例，在VSC、HSC和DE信号的所有输入/未输入组合中，即，参考图3至7所述的五种组合中，可以精确地选择固定模式或DE模式。

此外，由于能将能计数大于整数M的数量的计数器用作水平同步计数器10，以及将能计数大于整数N的数量的计数器用作数据使能计数器20，相对于在日本专利申请公开号No.10-148812中建议的计数器的电路大小，能降低计数器10和20的电路大小。

作为根据本发明的显示装置，液晶显示设备200说明为上述实施例中的例子。然而，应注意到本发明能应用除液晶显示设备外的任何显示装置。