公开/公告号CN101179371A
专利类型发明专利
公开/公告日2008-05-14
原文格式PDF
申请/专利权人 大唐移动通信设备有限公司;
申请/专利号CN200610114422.7
发明设计人 何宇东;
申请日2006-11-09
分类号H04L7/033(20060101);H03L7/08(20060101);H03L7/18(20060101);G01S1/02(20060101);G01S5/02(20060101);
代理机构11243 北京银龙知识产权代理有限公司;
代理人许静
地址 100083 北京市海淀区学院路29号
入库时间 2023-12-17 20:11:07
法律状态公告日
法律状态信息
法律状态
2010-04-07
授权
授权
2008-07-09
实质审查的生效
实质审查的生效
2008-05-14
公开
公开
技术领域
本发明涉及通信领域的时钟同步技术，尤其涉及一种提取全球定位系统同步时钟的时钟锁相方法以及时钟锁相环。
背景技术
时钟同步系统用于为数字通信网提供同步时钟，时钟同步是数字通信网内各种设备之间相互通信的基础。如果没有良好的时钟同步，数字信息在传递过程中不可避免的会出现误码、滑码等现象，从而造成通信质量的下降。例如，语音通话过程中出现咔嗒声，传真业务的信息不全，数据业务的丢包率增加，传送的图象模糊等现象。为了确保业务质量，时钟同步系统在通信网中是必不可少的。
时钟锁相环技术是时钟同步系统的核心技术，时钟锁相环输出时钟的质量直接影响到数字通信网能否正常工作，因此一个性能可靠的时钟锁相环对于同步系统来说至关重要。传统的时钟锁相环是通过跟踪一个高稳定度和高精度的参考时钟源，例如铯钟或铷钟，进行时钟同步。由于使用卫星同步系统，如全球定位系统(GPS，Global Position System)的同步时钟，作为参考时钟源具有成本低、精度高等优点，因此通过提取GPS的同步时钟在通讯领域逐渐得到广泛的应用。图1为现有技术中通过提取GPS同步时钟的时钟锁相环的原理图，图1中的时钟锁相环是一种相位负反馈系统，包括GPS模块10、鉴相器11、环路滤波器12、压控振荡器13和分频器14。其中，GPS模块10输出的是GPS时钟，采用该时钟作为参考时钟f0，压控振荡器13输出频率f经分频器14N次分频后输出时钟f1，鉴相器11对f0和f1进行相位比较，根据比较结果产生一个电压值正比于f0和f1相位差的输出信号，经过环路滤波器12滤除高频分量后，得到一个控制信号。该控制信号控制控制压控振荡器13的振荡频率，使得f1的频率趋近于f0。当f1和f0频率相等时，它们之间的相位差值为固定值，从而实现了锁相功能，使得f1的频率跟踪f0的频率。
上述GPS模块采用的都是各个GPS模块生产厂商所提供的集成的电路模块，用于接收GPS信号，并提供同步时钟信号。由于历史的原因，最初的GPS模块只提供秒脉冲的同步时钟信号，因而最初的GPS时钟锁相环采用的是也只能是这种秒脉冲信号。随着技术的改进，目前GPS模块除了上述秒脉冲信号外，还增加了作为测试使用的频率较高的测试信号。虽然GPS模块在不断的改进，但其设计上仍然沿用了最初的设计思路，它所提供的秒脉冲信号的短期稳定性高，信号质量好，具有高精度和高稳定性等优点，适宜作为数字通信网的同步时钟源；而上述测试信号只是作为辅助测试的一种时钟信号，存在着信号抖动大，短期稳定性差等缺点，而数字通信网对于同步时钟源的稳定度和精度有严格的要求，因而在GPS时钟锁相环领域形成了上述测试时钟信号不适合直接作为数字通信网的同步时钟信号源的一种偏见。进一步地，由于如何消除上述测试信号中的抖动也存在着技术上的困难，这也阻碍了将上述测试信号用做同步时钟源的尝试，因而现有技术中的GPS时钟锁相环一直采用秒脉冲信号作为同步时钟源。
目前的时钟锁相环系统中，所采用的f0是GPS模块10输出的秒脉冲信号，而实际压控振荡器13输出的频率大多在几十兆赫兹，所以需要经过分频器14的分频处理成频率在1Hz左右的f1后才能与f0进行鉴相比较。鉴相器11比较的f0是秒脉冲信号，由于秒脉冲信号周期大，从而导致锁相时间长，锁相环需要一个较长的时间才能进入稳定状态。同时，由于将压控振荡器13输出的几十兆赫兹的信号分频到1赫兹的分频倍数N为几十兆倍，该N值很大，分频电路的实现需要耗费大量的系统逻辑资源，同时还增加了分频电路的设计困难，极易导致分频后的信号产生毛刺，进而导致时钟锁相环电路结构复杂，可靠性降低以及成本增加等缺点。
发明内容
有鉴于此，本发明的目的在于，提供一种卫星同步系统的同步时钟锁相的方法，用于缩短时钟锁相环的锁定卫星同步时钟的锁相时间。同时，本发明的另一目的在于，提供一种时钟锁相环，该时钟锁相环能够缩短时钟锁相环锁定卫星同步时钟的锁相时间。
基于以上目的，本发明提供的提取全球定位系统同步时钟的时钟锁相方法，通过获取全球定位系统模块输出频率范围处于500Hz至1MHz的测试信号，获取与本地时钟信号同步的比较时钟信号；对所述测试信号和比较时钟信号进行鉴相，并利用鉴相结果调整本地时钟信号的频率，使得所述比较时钟信号同步于所述测试信号。
本发明的时钟锁相方法中，所述对测试信号和比较时钟信号进行鉴相为对上述两个信号进行积分式鉴频鉴相。
本发明的时钟锁相方法中，所述本地时钟信号为压控振荡器输出的本地振荡信号，所述调整本地时钟信号的频率为调整压控振荡器的振荡频率；所述获取与本地时钟信号同步的比较时钟信号包括：获取本地时钟信号，并对该本地时钟信号进行分频处理，其中分频倍数为将本地时钟信号的频率除以所述测试信号的频率。
本发明的时钟锁相方法中，所述对同步时钟信号和比较时钟信号进行鉴相具体包括：对同步时钟信号和比较时钟信号进行相位比较，并分别输出比较时钟信号相位超前于同步时钟信号的信号，以及比较时钟信号相位滞后于同步时钟信号的信号。
本发明的时钟锁相方法中，所述利用鉴相结果调整本地时钟的频率具体包括：
获取鉴相结果，对该鉴相结果进行环路滤波处理后得到数模转换信号的控制值；
将所述数模转换信号的控制值进行数模转换，并利用转换得到的模拟信号调整本地时钟信号的频率。
本发明的时钟锁相方法中，所述获取鉴相结果具体包括：设定一个时间周期，按照该周期分别对所述比较时钟信号相位超前于同步时钟信号的信号和比较时钟信号相位滞后于同步时钟信号的信号进行周期性采样，并对采样数据进行量化，得到各自的鉴相值。
本发明的时钟锁相方法中，所述的对该鉴相结果进行滤波处理后得到数模转换信号的控制值具体包括：
比较所述两个信号上得到的鉴相值的大小，选择其中鉴相值较大的作为当前周期的相位比较结果θi的绝对值，同时根据鉴相值较大的信号确定相位比较结果的极性：如果鉴相值较大的信号为比较时钟信号相位超前于同步时钟信号的信号，则相位比较结果极性为正；反之，极性为负；
将当前周期的相位比较结果减去上一周期的相位比较结果得到Δθi，并根据ΔDACi＝KI*Δθi+Kp*(θi-θ0)得到当前周期的数模转换信号的控制值的调整值ΔDACi；将所述ΔDACi加上上一周期的数模转换信号的控制值，得到当前周期的数模转换信号的控制值，其中，θ0表示该锁相方法所实现的锁相环的初始相位偏移值，KI和Kp表示该锁相方法所实现的锁相环的环路增益参数。
本发明的时钟锁相方法中，设定数模转换信号的控制值的高、低门限，进一步判断所述的数模转换信号的控制值是否超出该门限值所限定的范围：如果大于高门限，则取数模转换信号的控制值为高门限；如果小于低门限，则取数模转换信号的控制值为低门限；否则，取数模转换信号的控制值为原始计算值。
基于以上另一目的，本发明还提供了一种提取全球定位系统同步时钟的时钟锁相环，包括卫星同步系统的同步时钟模块、压控振荡器，鉴相器模块，分频模块，环路滤波模块，数模DA转换器，
所述同步时钟模块，用于接收卫星同步系统的同步时钟信号，并将频率范围处于500Hz至1MHz的测试信号发送至鉴相器模块；
所述压控振荡器，用于根据所述DA转换器输出的控制信号调整并输出本地时钟信号；
所述分频模块，用于将所述压控振荡器输出的本地时钟信号分频至所述同步时钟模块输出的测试信号的频率，并输出分频后的信号；
所述鉴相器模块，用于对所述分频模块输出的分频后的信号，和所述同步时钟模块输出的较高频率的同步时钟信号，进行鉴相，并输出鉴相结果；
所述环路滤波模块，用于对所述鉴相器模块输出的鉴相结果进行环路滤波处理，并输出用于控制DA转换器的控制值；
所述DA转换器，用于对所述环路滤波模块输出的DA转换器的控制值进行数模转换，并输出用于调整压控振荡器的振荡频率的控制信号。
本发明的时钟锁相环中，所述鉴相器模块为积分型鉴频鉴相器。
本发明的时钟锁相环中，所述环路滤波模块进一步用于：
按照预先设定的采样周期分别对所述积分型鉴频鉴相器的两个输出端口上的信号进行采样，并对采样数据进行量化，得到两个鉴相值；
比较所述两个鉴相值的大小，选择其中鉴相值较大的作为当前周期的相位比较结果θi的绝对值，同时根据鉴相值较大的信号确定相位比较结果的极性：如果鉴相值较大的信号为比较时钟信号相位超前于同步时钟信号的信号，则相位比较结果极性为正；反之，极性为负；
将当前周期的相位比较结果减去上一周期的相位比较结果得到Δθi，并根据ΔDACi＝KI*Δθi+Kp*(θi-θ0)得到当前周期的数模转换信号的控制值的调整值ΔDACi；将所述ΔDACi加上上一周期的数模转换信号的控制值，得到当前周期的数模转换信号的控制值，并将该控制值发送至DA转换器，其中，θ0表示该锁相环的初始相位偏移值参数，KI和Kp表示该锁相环的环路增益参数。
本发明的时钟锁相环中，所述环路滤波模块进一步用于：设置数模转换信号的控制值的高、低门限，进一步判断所述的数模转换信号的控制值是否超出该门限值所限定的范围：如果大于高门限，则取数模转换信号的控制值为高门限；如果小于低门限，则取数模转换信号的控制值为低门限；否则，取数模转换信号的控制值为原始计算值。
与目前的GPS时钟锁相环相比，本发明提供的卫星同步系统的同步时钟锁相的方法以及时钟锁相环，由于采用较高频率的参考时钟信号，从而能够快速的锁定卫星同步系统的同步时钟，同时节省了大量的硬件资源，降低了时钟锁相环的成本。本发明提供的时钟锁相环，其电路设计简单，工作稳定。
附图说明
图1为现有技术中通过提取GPS同步时钟的时钟锁相环的原理图；
图2为本发明的提取GPS同步时钟的时钟锁相环的结构示意图；
图3为本发明的积分型鉴频鉴相器的结构示意图；
图4为本发明的提取GPS同步时钟的时钟锁相方法的流程图；
图5为本发明的提取GPS同步时钟锁相方法中环路滤波的流程图。
具体实施方式
现有技术中的GPS模块除了秒脉冲的输出时钟外，通常还输出其它较高频率的测试信号，例如，频率为10kHz的测试信号，或者可根据具体需要设定其频率的测试信号。上述秒脉冲信号稳定性比10kHz的测试信号好，而10kHz的测试信号由于存在信号抖动大，短期稳定性差等缺点，基于以上原因，现有技术的GPS时钟锁相环都是采用从秒脉冲的GPS时钟信号中提取同步时钟，以获得稳定的本地时钟信号。本发明克服了卫星时钟同步领域长期以来采用秒脉冲信号作为参考时钟的偏见，采用较高频率的测试信号作为GPS时钟锁相环的参考时钟，并通过增加相应的软件处理以消除较高频率的测试信号质量差等缺点，从而实现了将本地时钟信号稳定的锁定同步时钟信号。与秒脉冲作为参考时钟的GPS时钟锁相环相比，本发明缩短了GPS时钟锁相环的锁相时间，同时由于分频倍数减小而节省了大量硬件资源，降低了分频电路的设计难度。
下面结合附图及具体实施例对本发明作详细的说明。
图2为本发明的提取GPS同步时钟的时钟锁相环的结构示意图，如图2所示，该锁相环包括：
GPS模块20，用于提供GPS同步时钟作为锁相环的参考时钟源，为了能够快速锁相，选择GPS模块输出的10kHz的测试信号作为参考时钟。
压控振荡器22，用于作为本地时钟源，根据数模(DA)转换器23输出的控制信号实现本地振荡，提供本地时钟信号，该压控振荡器根据系统时钟精度要求和成本控制采用合适的时钟，例如，一级钟，或二级钟，以及其它时钟。
逻辑控制电路模块21，采用逻辑器件，如复杂可编程逻辑器件(CPLD，Complex Programmable Logic Device)、现场可编程逻辑器件(FPGA，FieldProgrammable Gate Array)等逻辑电路实现，其具体包括：分频模块210，用于对压控振荡器22输出的本地时钟信号进行分频处理，将上述时钟信号分频到10kHZ后发送至鉴相器模块211的两个输入端中的一个；鉴相器模块211，用于对输入的本地时钟信号和参考时钟信号进行鉴相比较，即将上述分频后的信号和GPS模块输出的10kHz的时钟信号进行鉴相比较，并输出鉴相结果；接口模块212，用于提供逻辑控制模块21与处理器24之间的接口功能，处理器24通过该接口读取经上述鉴相器模块211的鉴相结果，以及锁相环的状态信息。
由于本发明中鉴相器模块211比较的是频率为10kHz的时钟信号，因此，分频模块210只需将压控振荡器22的输出时钟信号分频到10kHz，将压控振荡器输出的时钟频率除以10k即得分频倍数，显然该分频倍数仅为现有技术中分频到1Hz的万分之一，从而节省了大量的逻辑器件的逻辑单元，并且分频模块210的电路的设计也相应变得简单，分频后的信号质量较好。同时，由于采用10kHz的时钟信号进行鉴相处理，该时钟信号的周期相对于秒脉冲的周期大为缩短，因而本发明的时钟锁相环可以在较短的时间内锁定相位，进入稳定状态。
处理器24，采用CPU、数字信号处理器(DSP，Digital Signal Processor)、单片机或者其它可以完成控制功能的装置实现，其具体包括：环路滤波模块240，用于读取鉴相器模块211的鉴相结果，并实现环路滤波器功能，滤波后输出用于控制数模(DA)转换器23的控制信号；状态控制模块241，与接口模块212相连，用于控制锁相环的工作状态，其中锁相环的工作状态包括自由状态、快捕状态、跟踪状态和保持状态；外部接口模块242，用于提供外部监测系统25与处理器24之间的接口功能。
DA转换器23，用于对上述环路滤波模块240输出的控制信号进行数模转换，并输出用于控制压控振荡器22振荡频率的控制信号。
外部检测系统25，与外部接口模块242相连，用于监视并控制控锁相环工作状态。
其中，上述鉴相器模块211采用的是积分型鉴频鉴相器，与其他类型的鉴相器相比，该鉴相器具有有较强的抗干扰能力，并且具有长时间工作稳定性高的优点，图3为该积分型鉴频鉴相器的结构示意图，如图3所示，该鉴相器对其两个输入端口Uin、Uout输入的时钟信号进行鉴相比较，在两个输出端口out_1、out_2输出鉴相结果，其中，各端口及其信号具体为：
Uin：参考信号输入端，用于接收GPS模块20输出的10kHz的同步时钟信号，作为参考信号；
Uout：比较信号输入端，用于接收经分频模块210分频处理后的本地时钟信号，作为比较信号；
out_1：超前输出端，该端口的输出信号表示比较信号的相位超前于参考信号的相位；
out_2：滞后输出端，该端口的输出信号表示比较信号的相位滞后于参考信号的相位；
该鉴相器模块211对Uin端口输入的10kHz的GPS同步时钟信号，以及本地时钟信号经分频后反馈至Uout端口的时钟信号，进行相位比较，并在两个输出端口分别输出相位比较的结果：当比较信号相位超前于参考信号时，超前输出端输出占空比变化的方波，而滞后输出端输出一固定电平；当比较信号相位滞后于参考信号时，滞后输出端输出占空比变化的方波，而超前输出端输出一固定电平。环路滤波模块240通过接口模块212读取鉴相器两个输出端的相位比较的结果。
由于上述鉴相器模块211比较的是10kHz的测试信号，如前所述，该信号本身质量较差，会对鉴相结果产生影响。通过仿真观察，该鉴相器模块工作时，输出鉴相结果为一固定电平的输出端上的波形经常有毛刺出现，本发明中通过环路滤波模块240对鉴相结果进行高频采样量化，并利用软件通过相应的处理消除了信号毛刺带来的影响，这点将在后面进行详细说明。
下面对本发明的GPS时钟锁相的方法进行说明，如图4所示，该方法包括以下步骤：
步骤40，将GPS模块20输出的10kHz的测试信号作为参考时钟信号发送至鉴相器模块211的参考信号输入端；将压控振荡器22输出本地时钟信号经分频模块210分频后发送至鉴相器模块211的比较信号输入端；
步骤41，鉴相器模块211对上述两路输入时钟信号进行鉴相，并在两个输出端口输出比较结果，其中，所述鉴相是对上述两路信号进行积分式鉴频鉴相；
步骤42，处理器24通过读取鉴相器模块211的输出端口的波形，获取鉴相结果；对上述鉴相比较结果进行环路滤波算法处理，并将滤波后得到的DA转换器23的控制值发送至DA转换器23；
步骤43，上述DA转换器23的控制值经DA转换器23数模转换后输出模拟信号，该模拟信号被发送至压控振荡器22，用于调整压控振荡器22的本地时钟频率，使得本地时钟经分频模块210分频后的频率逐步与GPS模块20输出的测试时钟同步，即使得鉴相器模块211的两个输入端的输入信号同步。
下面结合图5对步骤42的环路滤波处理作详细说明，该步骤消除了鉴相结果中的信号毛刺现象，如图5所示，步骤42具体包括：
步骤420，预先设定一个采样周期，处理器24按照该周期，周期性地对鉴相器模块211的两个输出端口上的波形分别进行采样，并对采样数据进行量化，分别得到两个输出端口的鉴相值；
步骤421，比较上述两个输出端口上的鉴相值：当超前波形输出端口的值大于滞后波形输出端口时，取当前周期的相位比较结果θi的极性为正，θi的绝对值为超前波形输出端口的值；当超前波形输出端口的值小于滞后波形输出端口时，取θi的极性为负，θi的绝对值为滞后波形输出端口的值；
步骤422，将当前周期的相位比较结果减去上一周期的相位比较结果得到Δθi，即Δθi＝θi-θi-1，并根据公式ΔDACi＝KI*Δθi+Kp*(θi-θ0)得到当前周期的DA转换器23的控制值的调整值ΔDACi；将ΔDACi加上上一周期的DA转换器23的控制值DACi-1，得到当前周期的DA转换器23的控制值DACi，即，
DACi＝DACi-1+ΔDACi，其中，i表示当前周期，i-1表示上一周期，θ0、KI和Kp都是上述锁相环的特征参数，θ0表示锁相环的初始相位偏移值参数，KI和Kp表示上述锁相环的环路增益参数；
步骤423，预先为DA转换器23的控制值设定高、低门限，判断上述当前周期的DA转换器23的控制值DACi是否超出高、低门限值所限定的范围：如果超出，则取DACi为相应的高门限或低门限；如果没有超出，则取DACi为原始计算值，例如，当高、低门限分别设为+5和-5时，如果DACi的原始计算值为7，则取DACi为5；如果DACi的原始计算值为-9，则取DACi为-5；
步骤424，保存当前周期的DA转换器23的控制值DACi的实际取值，并将该DACi发送至DA转换器203，进行数模转换。
上述步骤421中，处理器的比较选取过程巧妙的解决了鉴相器的输出端口的信号毛刺现象。通常情况下，由于信号毛刺的持续时间很短，其峰值持续时间也比较短，当输出端口出现毛刺时，通过步骤420中的采样、量化所获取的鉴相结果的绝对值也较小，因此，通过步骤421中选取绝对值较大的鉴相结果，从而消除了毛刺对鉴相结果的影响。
本发明的GPS时钟锁相环中用于鉴相的参考时钟并不只限于频率为10kHz的测试信号，还可以是其它频率的时钟信号。为了使分频模块210的分频倍数较小以节省硬件资源，上述时钟信号的频率不宜过小，为达到本发明的效果，可以选取500Hz至1MHz的GPS测试信号用于鉴相。采用上述范围的时钟信号进行鉴相的GPS时钟锁相环，与发明实施例中采用10kHz信号进行鉴相的GPS时钟锁相环并无实质性区别，只需根据选取的鉴相时钟的频率相应设定GPS模块输出的时钟的频率，以及调整分频模块210的分频倍数，以保证鉴相器模块211的两个输入端口的时钟频率大致相等。
综上所述，发明实施例所述的时钟锁相环采用较高频率的测试信号作为参考时钟源，克服了长期以来采用秒脉冲作为同步时钟源的偏见，缩短了时钟锁相环的锁定GPS同步时钟的锁相时间，同时节省了硬件资源。
机译： 具有锁相环的数字信号记录和/或再现设备及其方法，该锁相环用于在记录操作期间从记录信号生成时钟信号，并在再现操作期间从记录信号生成时钟信号。
机译： 使用锁相环电路同步时钟的设备和方法
机译： 锁相环切换电路，用于例如便携式设备具有包括时钟输入和时钟输出的倍频器，其中倍频器的环路带宽小于锁相环的环路带宽
