具有锁存行为的比较器电路及由其得到的数字输出传感器

具体实施方式

本发明参照附图进行说明，其中，同样的参考数字在所有附图中用于指示相似或等效的元件。附图并非按比例绘制并且它们仅用于说明本发明。以下参照用于说明的示例应用来描述本发明的几个方面。应当理解的是，提出许多的特定细节、关系、和方法来提供对本发明的充分理解。然而，相关领域中的普通技术人员将会容易地认识到，本发明可以在没有一个或多个特定细节或采用其他方法的情况下实施。在其他情况中，公知的结构或操作没有详细示出以避免模糊本发明。本发明不受所说明的动作或事件顺序限制，因为一些动作可以以不同的顺序出现和/或与其他动作或事件同时发生。而且，实施根据本发明的方法并非需要所有说明的动作或事件。

本发明的实施例描述的新的比较器电路，其具有接收差动输入并提供差动驱动电流的电流镜负载，以及由此得到的数字输出传感器。实现为霍尔效应传感器，本发明的实施例以基于对于滞后功能具有内部反馈的比较器电路的传感器，代替传统的施密特触发器和基于级间反馈的数字输出传感器。根据本发明实施例的比较器电路提供了紧凑的、完全差动的设计，该设计具有锁存行为、温度补偿和用于数字输出传感器的输出驱动器接口，可由一般具有减小了复杂度并因此减小了管芯尺寸的电路实现。根据本发明实施例的传感器通过以下描述的新的偏置配置，提供高水平的电源电压抑制和高水平的温度稳定性。信号处理电子装置的其他部分有助于提供紧凑的传感器设计，例如以下描述的电压调节器设计。

参照图1，示出根据本发明实施例的包括数字输出传感器110的集成电路100的方框图。在以下参照图2描述的原理图中示出用于实施数字输出传感器110的一个特定实施例。以下所有对晶体管级电路的引用通常都参照图2。

IC 100包括衬底101，一般采用传统的集成电路加工方法(光刻、蚀刻、离子注入、扩散、沉积(例如LPCVD))在衬底上形成包括用于调节感测信号的信号调节电路的数字输出传感器110，。衬底101可以包括硅衬底(硅芯片)。传感器110包括含有至少一个感测元件105的感测结构。虽然所示的感测元件105在衬底101上形成，但是在本发明的其他实施例中，感测结构可以在芯片外形成。

感测结构可以包括单个元件或桥式或其他平衡输出传感器类型。一个实施例包括柔软膜片，多个压阻元件在该膜片之内或耦合于该膜片。本发明的其他示例性实施例包括一个或多个霍尔元件，或一个或多个磁阻元件。

感测结构可操作地输出差动感测信号106，107。信号调节电路包括耦合以接收差动感测信号106，107并提供第一和第二差动输出116和117的差动放大器115。示出的第二电流调节器150(用作电流宿(current sink))耦合于差动放大器115。

具有输入晶体管(参见图2中的Q27和Q28)的具有滞后的比较器120耦合以接收由差动放大器115提供的电压输出116和117。示出的第一电流调节器155耦合于比较器120。如下描述，第一电流调节器155可以实现为外延-电阻器-参考电流调节器。

在一个实施例中，比较器120包括含有第一电流镜负载(Q19，Q21)的内部反馈电路，第一电流镜负载耦合于第一输入晶体管Q27的集电极，第一电流镜负载交叉耦合于第二电流镜负载(Q20，Q22)，第二电流镜负载耦合于第二输入晶体管Q28的集电极。该交叉耦合布置获得了高增益。在该特定实施例中，通过将第一和第二电流镜负载的输出分别耦合到第二和第一输入晶体管发射极(交叉耦合配置)，以及第一输入晶体管Q27的发射极耦合于第一发射极电阻器R7，第二输入晶体管Q28的发射极耦合于第二发射极电阻器R8，第一和第二发射极电阻器一起在连接节点耦合于第一电流调节器155，来提供滞后。第一和第二电流镜负载提供如121和122所示的差动驱动电流。

输出驱动器125耦合以接收差动驱动电流121和122。输出级包括至少一个输出晶体管130，图1中示为开路集电极NPN晶体管130，耦合以从输出驱动器125接收基极驱动来为传感器110提供数字输出135。

电压调节器140接收电源电压VS并输出至少一个调节电源电压，示出为第一电源电压VREG和第二电源电压VR。VR与VREG相比可处于较高电平。如图1中所示，示出的VREG耦合于感测结构105和差动放大器115，而示出的VR耦合于比较器120。示出的VS耦合于输出驱动器125。电压调节器140也包括电压参考电路，该电路可以包括为第二电流调节器150提供启动电流的启动电路。

图2是根据本发明另一个实施例的实施一个示例性数字输出传感器200实施例的电路原理图。图1中所示的包括电压调节器140、第二电流调节器150、耦合至传感器元件105(以霍尔元件示出)的差动放大器115、比较器120、第一电流调节器155、输出驱动器125、和输出晶体管130的框，都在图2中做了标识。以下更加详细地描述图2中所示的各个框的操作。

图3是根据本发明实施例的图2中所示电压调节器140的电路原理图。示出的电压调节器140输出电压VR和VREG，其中VR大约比VREG高一个正向偏置二极管电压(V_BE)(Q5的V_BE)。通过仅向需要较高电源电压的电路提供较高电源电压(由此减少了整体的功率消耗)，该双电源电平特征有助于在低电源电压和低温度下操作。一旦通电，电流流过电阻器R3和R12流向Q2和Q3，其与R1一起构成V_BE参考电流源。在Q2中流动的调节电流也流过Q1，Q1示出为横向PNP，横向PNP作为具有双输出的电流镜连接。来自Q1的第一镜像电流流过包括Q7，Q8，Q9和R11的电压参考。Q7和Q8也构成分流器(currentdivider)，源送(source)以ISU示出的小的启动电流至图2中示为V_T参考电流源的第二电流调节器150。来自Q1的第二镜像电流向Q5和Q6提供电流。Q6在Q5的基极端为VR提供分流调节(shunt regulation)。Q5为VREG提供串联旁路调节(series pass regulation)。Q4示出为二极管连接的晶体管，当VS相对于电源电压参考(GND)为负时，阻止潜在有害的电流。R10在VS和GND两端的静电放电(ESD)事件期间限制潜在有害的电流通过Q2。

图4是根据本发明实施例的第二电流调节器150的电路原理图，其实现为图2中所示的V_T参考电流调节器150。一旦通电，来自电压调节器电路140的启动电流(ISU)被供给Q12的集电极/基极和Q13和Q17的基极，然后来自Q13的集电极电流向作为电流镜连接的Q10和Q11提供偏置，从而完成正反馈环，通常被称为自偏置。Q12和Q17是镜像连接，从而使得Q17从差动放大器115灌入(sink)如IREG1所示的调节偏置电流。该偏置技术提供V_T参考电流，在一个实施例中该参考电流大约为V_T*ln3/R2，其中，V_T＝k*T/q；k是玻尔兹曼常数，T是温度以及q是电子电荷的大小。

图5是根据本发明实施例的耦合于在图2中以霍尔传感器示出的传感器元件105的差动放大器115的电路原理图。来自实现为V_T参考电流调节器150的第二电流调节器150的以IREG1所示的V_T参考电流耦合于Q15和Q16的发射极。Q15和Q16的集电极分别耦合于负载电阻器R4和R5。Q15和Q16是配对的，像电阻器R4和R5一样。差动输出VA和VB示出为分别来自Q15和Q16的集电极。Q18提供偏置电平偏移。差动放大器115的小信号电压增益(A_V)可以表示为A_V≈gm*R4，R4＝R5。A_V因而与R4成正比并且与R2成反比，A_V≈ln3*R4/(2*R2)，并且该函数相关可用于提供以下所述的温度补偿。

图6是根据本发明实施例的图2中示出的具有滞后的比较器120连同电流调节器155的电路原理图。如上所述，比较器120包括耦合以从差动放大器115接收差动输出116(VA)和117(VB)的第一和第二输入晶体管Q27和Q28。比较器120包括含有第一电流镜负载(Q19，Q21)的内部反馈电路，第一电流镜负载耦合于第一输入晶体管Q27的集电极，第一电流镜负载交叉耦合于第二电流镜负载(Q22，Q20)，第二电流镜负载耦合于第二输入晶体管Q28的集电极。发射极负反馈电阻器R7和R8示出为分别耦合于Q27和Q28的发射极。电流镜负载(Q19，Q21)和(Q20，Q22)交叉耦合于发射极负反馈电阻器R7和R8来为比较器120提供滞后电压(ΔV)，以下更加详细地进行说明。第一电流镜负载的Q19提供第一差动输出电流IO1，而第二电流镜负载(Q20，Q22)的Q20提供另一差动输出电流IO2。

比较器120可视为提供差动输入和输出(全差分)的平衡电路，并且示为实现为两个同样的半电路(由此具有完全的对称性)。比较器120显示为具有同样的第一和第二半电路，第一半电路包括所述第一输入晶体管Q27、第一电流镜负载(Q19，Q21)和第一发射极负反馈电阻器(emitter degeneration resistor)R7，而第二半电路包括第二输入晶体管Q28、第二电流镜负载(Q20，Q22)和第二发射极负反馈电阻器R8。

电流镜负载交叉耦合于发射极负反馈电阻器R7和R8以在比较器120的切换点提供滞后电压(ΔV)，滞后电压定义为在Q27和Q28的发射极测量的差动电压(ΔV＝VQ27_E-VQ28_E)。在感测元件105是霍尔传感器的情况下，V_H是霍尔元件两端的偏置电压，ΔV≈(V_H/N)*(R7/R6)，其中N的值依赖于Q27和Q28的集电极电流与流入发射极电阻器R7和R8的镜像反馈电流的比率，并且还依赖于第一电流调节器155的输入和输出电流的比率。R6在这里称为匹配电阻器，以下清楚地给出理由。第一电流调节器155包括匹配电阻器R6、及晶体管Q23和Q24。匹配电阻器R6向作为电流镜连接的晶体管Q23和Q24传送输入电流，并且可以被缩放(scaled)以设定在Q24的集电极中流动的输出电流与流过R6的输入电流的比率。第一电流调节器155的输出电流也是比较器120的偏置电流。匹配电阻器R6耦合于VREG以便R6两端的电压大约与显示为霍尔元件105的感测元件105两端的电压相等。该布置减小了磁性作用并且解除了对VREG的敏感性，因为来自滞后电压(ΔV)和霍尔元件105的感测信号(106，107)都与VREG成比例。

来自电压调节器140的调节电压VR显示为耦合至电流镜负载晶体管(Q19，Q21和Q22，Q20)的发射极。这些电流镜负载晶体管示为实现为多集电极横向PNP，其中第一和第二电流镜负载提供差动驱动电流121(IO1)和122(IO2)。

图7是根据本发明实施例的显示为连接到开路集电极NPN输出晶体管130的输出驱动器125的电路原理图。驱动器125从比较器120接收电流IO1和IO2。输出晶体管130(显示为Q33)的工作由源送(source)入Q29基极的IO2控制，其随后操作Q30以向Q33的基极提供需要的驱动电流。流过R9的驱动电流产生由Q31感测的电压降，通过限制可用于Q29基极的IO2的量，Q31调节驱动电流。R9的正温度系数与Q31的基极-发射极电压的负温度系数一起作用，在低温下产生较高的驱动电流来补偿在低温下Q33电流增益的减小。Q33的断开由将电流源送入Q25和Q26的IO1控制，Q25和Q26连接作为电流镜。Q26断开Q29，并且随后断开Q33的驱动电流。退出Q25和Q26的发射极的电流将电流源送入Q32的基极，Q32提供Q33的快速断开。电阻器R13和R14分别确保Q30和Q32的充分断开。

数字磁性传感器通常希望具有磁切换点和滞后，所述滞后在传感器的工作温度范围内具有最小的改变。根据本发明的一个实施例，来自例如霍尔元件105的感测元件105的感测信号电压、差动放大器115的电压增益和比较器120的滞后电压的温度相关性可以以提供相关性抵消的方式组合。在这里与基于带有n型外延层的双极技术、包括硅基集成电路的实施例相关地描述由这种组合产生的传感器磁参数的温度补偿。

图2中所示的传感器电路200的磁滞(ΔB)与比较器120的滞后电压成比例，以上表述为ΔV≈(V_H/N)*(R7/R6)。ΔB与霍尔元件105的磁响应度(R_H)和差动放大器115的电压增益(A_V)都成反比，给出ΔB≈ΔV/(R_H*A_V)，其中R_H为伏特/特斯拉国际单位制。R_H可以描述为R_H≈V_H*μH*G/λ，其中：V_H是霍尔单元偏置电压，μH是包括霍尔散射因数的霍尔迁移率以及G/λ比代表依赖于特定霍尔元件几何形状的无量纲常数。差动放大器增益的部分温度补偿根据跨导(gm)显而易见，表达为gm≈IREG1/(2*V_T)，IREG1≈V_T*ln3/R2或gm≈ln3/(2*R2)，其中V_T抵消掉，仅留下分母中的温度系数R2。

如上所述，差动放大器的小信号电压增益(A_V)可以表达为A_V≈gm*R4，R4＝R5。A_V因而与R4成正比并且与R2成反比；A_V≈ln3*R4/(2*R2)。展开对于磁滞的上面的等式，给出ΔB≈(V_H/N)*(R7/R6)/((V_H*μH*G/λ)*(ln3*R4/(2*R2))，由此：V_H抵消掉，R4和R7的温度系数基于由从相同扩散层制造而提供的紧密匹配而抵消掉，并且如果匹配电阻器R6也由相同的外延层制造，由于构成霍尔元件的n型外延(epi)层的体电导率的缘故，匹配电阻器R6的温度系数将抵消掉在霍尔迁移率(μH)中固有的温度系数。除了R2的温度系数和霍尔迁移率散射参数，所有温度系数显示为在ΔB的表达式中直接抵消掉。然而，可以进一步改进温度系数的抵消。例如，R2可以从特定扩散p型层制造，从而p型层电导率的负温度系数在宽的温度范围内将几乎抵消掉霍尔迁移率散射因数的正温度系数。在这种布置中，对传感器电路200的ΔB的温度补偿变得几近理想。

根据本发明实施例的比较器对需要处理差动输入以提供具有滞后的数字输出的各种数字输出应用来说是有用的。根据本发明实施例的实现为霍尔传感器的传感器通常实现具有50高斯操作和释放(operate and release)的锁存性能，不需要电阻器微调来实现磁锁存性能，并且通常在分别为3到24伏和-40到150℃的电压和温度范围内操作。根据本发明实施例的传感器通常如上所述是反向电池保护的并且将通常适合低成本封装，例如SOT-23W封装。

本发明的实施例可以被集成到多种工艺流程来形成多种装置和相关产品。除例如位置和电流传感器的磁场传感器之外，示例性装置和产品包括温度、和压力传感器。

半导体衬底可以包括在其中的各种元件和/或在其上的层。这些可以包括阻挡层、其他电介质层、器件结构、有源元件和无源元件，包括源区、漏区、基极、发射极、集电极、导线、导电通孔等。而且，虽然本发明一般采用双极晶体管进行了描述，但是本发明的实施例可以利用包括CMOS、BiCMOS和MEMS的多种其他工艺。

虽然以上描述了本发明的各种实施例，但是应当理解的是，它们仅仅作为例子而呈现，并且不作为限制。根据这里的公开，在不偏离本发明的精神或范围的情况下，可以对公开的实施例进行众多改变。因此，本发明的宽度和范围不应被上述任何实施例所限制。相反，本发明的范围应当根据以下权利要求书和其等同物来限定。

虽然本发明就一个或多个实施方式进行了说明和描述，但是本领域其他技术人员在阅读和理解了本说明书及其附图之后将会想到等价的变换和修改。而且，虽然本发明的特定特征已经就多个实施方式中的仅仅一个进行了公开，但是如对于任何给定的或特定的应用来说是希望的和有利的那样，该特征可以与其他实施方式的一个或多个其他特征相结合。

这里使用的术语仅仅是为了描述特定实施例的目的，并且不意图限制本发明。这里使用的单数形式“一”、和“该”意指也包括复数形式，除非上下文另外清楚地指明。而且，就术语“包括”、“包含”、“有”、“具有”、“带有”、或它们的变形在详细的说明书和/或权利要求中的使用来说，这些术语意指以与术语“包含”类似的方式而包括。

除非另外限定，这里使用的所有术语(包括技术和科学术语)具有与本发明所属的该领域普通技术人员通常的理解相同的意义。进一步要理解的是，例如那些在通常使用的字典中定义的术语应当被解释为具有与它们在相关领域的上下文中的意思相一致的意思并且不会被以理想意义或过度正式的意义来解释，除非这里特别地这样定义。

提供本公开的摘要以符合美国联邦法规第37篇第1.72(b)条(37C.F.R.§1.72(b))，摘要允许读者快速确定技术公开的本质。应当理解的是，它将不被用于解释或限制以下权利要求书的范围或意义。