半导体集成电路装置、半导体集成电路装置的安装结构及半导体集成电路装置的制造方法

具体实施方式

下面，参照图1至图4，说明本发明的实施例，作为本发明的实施方式。

实施例1

参照图1至图3，对实施例1的半导体集成电路装置进行说明。

图1是表示将半导体集成电路装置10安装到了电路基板2的状态的主要部分剖视图。

半导体集成电路装置10在半导体基板11的一个主表面(图中为下表面)11a及最上层布线12上形成钝化膜14。在钝化膜14中形成开口15，利用最上层布线12中从钝化膜14的开口15露出的部分形成焊盘13。

在焊盘13上及钝化膜14的开口15附近的侧面14b以及表面14a形成电极19。电极19中形成于钝化膜14的表面14a的延伸部19a平行于半导体基板11的下表面11a延伸。即，与钝化膜14表面的延伸部19a相连接的区域形成得不但平坦，还平行于半导体基板11的下表面11a。

钝化膜14及电极19被介质层20覆盖。介质层20是沿着钝化膜14及电极19形成的，因此形成了最上层布线12和电极19的位置成为凹部，从而在介质层20的表面形成凹凸。于是，通过在凹部中填入粘接树脂30，使介质层20的表面21和粘接树脂30的表面31、33包含在同一平面内。

半导体集成电路装置10以粘接树脂30的表面31、33与电路基板2的电极4粘接、半导体集成电路装置10的电极19与电路基板2的电极4相对的状态安装于电路基板2。在半导体集成电路装置10的电极19的延伸部19a和电路基板2的电极4之间配置介质层20，在半导体集成电路装置10的电极19的延伸部19a和电路基板2的电极4之间发生电容耦合。

接着，参照图2及图3，说明半导体集成电路装置的制造工序。图2及图3左侧的(a-1)～(f-1)是半导体集成电路装置10的主要部分剖视图。图2及图3右侧的(a-2)～(f-2)是沿着图2及图3左侧的(a-1)～(f-1)中的箭头观察的半导体集成电路装置的主要部分俯视图。

首先，如图2(a-1)及(a-2)所示，准备在主表面11a上形成了钝化膜14的半导体基板11。半导体基板11省略了图示，但在其基板主体上隔着绝缘膜依次层叠有多根布线。在钝化膜14中形成开口15，利用从该开口15露出的最上层布线12形成焊盘13。钝化膜14用PSG(磷硅酸盐玻璃：Phospho-Silicate-Glass)、BPSG(含硼PSG)、SiN_x、SiO₂等形成。最上层布线12用Al或Cu等形成。

接着，如图2(b-1)及(b-2)所示，在焊盘13和钝化膜14上，通过溅射或蒸镀、镀敷等方法形成金属的导电膜18。导电膜18用例如TiW、Ni、Mo、W、Ti形成，厚度为30～2000nm，最好为100～1000nm。导电膜18也可层叠2层以上。

接着，如图2(c-1)及(c-2)所示，通过刻蚀等方法在导电膜18中形成图案。此时，保留导电膜18在焊盘13上及其周围的部分，除去其他部分，从而形成大于焊盘13的电极19。即，电极19从焊盘13上扩大到钝化膜14的侧面14b及表面14a而形成。也可对电极19的表面进行研磨。

接着，如图2(d-1)及(d-2)所示，在钝化膜14及电极19的整个表面，通过溅射或蒸镀等方法形成介质层20。介质层20用SiN_x、Ta₂O₅、TiO₂、BaTiO₃等介质材料形成，厚度为50nm左右以上。此外，为了确保绝缘性，介质层20的厚度最好在100nm以上。

接着，如图3(e-1)及(e-2)所示，在介质层20的整个表面配置处于未固化状态的粘接树脂30。例如，利用旋涂法涂布液状聚酰亚胺类树脂等热塑性粘接剂。或者，也可在介质层20的整个表面压接处于未固化状态的粘接树脂30的片材。

接着，如图3(f-1)及(f-2)所示，对粘接树脂30进行研磨，直至介质层20中至少被覆电极19的延伸部19a的部分露出。例如，利用CMP(Chemical mechanical polishing：化学机械研磨)法对热塑性粘接剂的粘接树脂30进行研磨。由此，从表面露出的介质层20和粘接树脂30双方的平面21、31、33变平坦，从而完成半导体集成电路装置10。

接着，如图1的剖视图所示，将半导体集成电路装置10安装到电路基板2。具体而言，在半导体集成电路装置10的焊盘13和电路基板2的电极4相对的状态下，将半导体集成电路装置10的粘接树脂30的表面31、33粘接到电路基板2的电极4的表面。即，在粘接树脂30的表面31、33与电路基板2的电极4的表面粘接的状态下，使粘接树脂30固化。通过利用填充的粘接树脂30，以使钝化膜14、最上层布线12、及介质层20所形成的凹凸变平坦，能将半导体集成电路装置10稳定地安装到电路基板2。

电路基板2的电极4是例如无线IC器件(RF-ID)的发射板的外部电极，用Al、Cu、Ag、Au、W、Mo、Ti、Ni等形成。

实施例1的半导体集成电路装置10通过在焊盘13的外侧以任意形状形成电极19的延伸部19a，能扩大与电路基板2的电极4进行电容耦合的半导体集成电路装置10一侧的电极面积。因此，与单纯地将半导体集成电路装置10的焊盘13和电路基板2的电极4相对地配置从而进行电容耦合的一般电容耦合方法相比较，通过利用半导体基板11的表面积来扩大电极19的延伸部19a，形成即使是介电常数很低的材料、其厚度也能确保绝缘性的介质层20，能形成可进行信号传输的电容。另外，因为介质层20能可靠地与电路基板2的电极4的表面相连接，所以能够低损耗地进行电容耦合。

例如，在UHF带(850～960MHz)工作的RF-ID的IC芯片与发射板进行电容耦合时，在IC芯片的钝化膜中设置60μm×60μm的开口，形成大于开口的100μm×100μm的电极，使宽度为20μm的矩形框状的电极隔着厚度为230nm的Ta₂O₅(εr＝25)介质层与发射板电容耦合，从而能够在形成了6pF电容的状态下使IC芯片工作。

若利用电容耦合将半导体集成电路装置10安装到电路基板2的电极4，则与利用一般的导通连接方法进行安装的情况相比较，可以使电极之间的间隙变窄，耐ESD(Electrostatic Discharge：静电放电)特性良好。在以一般的导通连接方法进行安装时，使用例如以Au等为材料的有一定厚度的凸点，然而在利用电容耦合进行安装时，则不需要凸点。因此，能降低凸点的材料和加工费部分的成本，能降低凸点的高度。此外，尽管本实施例中形成了介质层20以覆盖钝化膜14的整个表面，但是介质层20只要至少覆盖电极19即可。

实施例2

参照图4，说明实施例2的半导体集成电路装置。

实施例2的半导体集成电路装置采用与实施例1的半导体集成电路装置10大致相同的结构。下文中，以与实施例1的不同点为中心进行说明，与实施例1相同的结构部分使用相同的标号。

参照图4的剖视图，对实施例2的半导体集成电路装置的制造工序进行说明。

首先，与实施例1相同，如图4(a)所示，准备在主表面11a上形成了钝化膜14的半导体基板11。半导体基板11的基板主体省略了图示，但隔着绝缘膜依次层叠有多根布线。钝化膜14中形成开口15，利用从所述开口15露出的最上层布线12形成焊盘13。用Al等形成的最上层布线12、12x在焊盘13以外的部分被钝化膜14所覆盖。钝化膜14的表面因最上层布线12、12x的有无等而变得不平坦，形成凹凸。

接着，与实施例1不同，如图4(b)所示，在焊盘13和钝化膜14上，利用旋涂法涂布感光性树脂，形成辅助层16。

接着，如图4(c)所示，使用光刻技术在感光性树脂的辅助层16中形成图案，形成使焊盘13露出的开口17。

下面，与实施例1相同地制造半导体集成电路装置。即，如图4(d)所示，在辅助层16及焊盘13的整个外表面，利用溅射或蒸镀、镀敷等方法形成金属的导电膜18。例如，形成Ti/TiCu的膜。接着，如图4(e)所示，用刻蚀等方法在导电膜18中形成图案，形成大于焊盘13的电极19。接着，如图4(f)所示，通过例如溅射法等形成Ta₂O₅的膜，形成介质层20，从而完成半导体集成电路装置。

通过在电极的延伸部与电路基板的电极相对地配置的状态下进行树脂模塑，将完成的半导体集成电路装置安装到电路基板。

实施例2的半导体集成电路装置中，钝化膜14有凹凸的表面被辅助层16覆盖，电极19和介质层20形成于辅助层16的平坦的表面16a上。因而，能使电极19的延伸部19a与电路基板2的电极4平行相对，并能在它们之间形成足够的电容耦合。

总结

上文所说明的半导体集成电路装置10即使被小型化，也能将形成于焊盘13外侧的隆起部分(钝化膜14的表面14a)的电极19的延伸部19a隔着介质层20与电路基板2的电极4进行电容耦合，从而进行安装。

此外，本发明并不限制于所述实施方式，能够进行种种变更来实施。