首页> 中国专利> 用于可编程逻辑器件的宽范围可编程能力的异构收发器体系结构

用于可编程逻辑器件的宽范围可编程能力的异构收发器体系结构

摘要

可编程逻辑器件(PLD)上的高速串行数据收发器电路系统,其包括:一些能以高达第一较低最大数据率的数据率工作的信道,和其他能以高达第二较高最大数据率的数据率工作的信道。速度较低的信道是由速度较低的锁相环(PLL)电路系统提供,并且具有处理以较低数据率发射的数据所需的其他电路组件。速度较高的信道是由速度较高的PLL提供的,并且具有处理以较高数据率发射的数据所需的其他电路组件。

著录项

  • 公开/公告号CN101056100B

    专利类型发明专利

  • 公开/公告日2012-12-05

    原文格式PDF

  • 申请/专利权人 阿尔特拉公司;

    申请/专利号CN200710001930.9

  • 申请日2007-01-15

  • 分类号

  • 代理机构北京纪凯知识产权代理有限公司;

  • 代理人赵蓉民

  • 地址 美国加利福尼亚

  • 入库时间 2022-08-23 09:11:59

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2012-12-05

    授权

    授权

  • 2009-06-17

    实质审查的生效

    实质审查的生效

  • 2007-10-17

    公开

    公开

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号