首页> 中国专利> 藉控制印刷电路板或封装基板的堆栈达到半导体装置的颤动的减少

藉控制印刷电路板或封装基板的堆栈达到半导体装置的颤动的减少

页面导航

摘要
著录项
法律信息
相似文献

摘要

提供一种藉控制PCB平面(1-24)的堆栈达到降低装置颤动的模型与方法，以便针对FPGA(105)里的关键核心电压来最小化FPGA(105)与PCB电压平面(1-24)间的电感。此外，提供一种藉控制封装基板平面的堆栈达到降低颤动的模型与方法，以便针对晶粒里的关键核心电压来最小化晶粒与基板电压平面间的电感。

著录项

公开/公告号CN102017815A

专利类型发明专利
公开/公告日2011-04-13

原文格式PDF
申请/专利权人吉林克斯公司;
展开▼

申请/专利号CN200880119932.0
发明设计人安东尼·T.·道;
展开▼

申请日2008-11-05
分类号H05K1/02;
代理机构北京银龙知识产权代理有限公司;
代理人许静
地址美国加利福尼亚州
入库时间 2023-12-18 02:05:01

法律信息

法律状态公告日

法律状态信息

法律状态
2013-03-06

授权

授权
2011-06-01

实质审查的生效 IPC(主分类):H05K1/02 申请日:20081105

实质审查的生效
2011-04-13

公开

公开

相似文献

专利
中文文献
外文文献

1. 藉控制印刷电路板或封装基板的堆栈达到半导体装置的颤动的减少 [P] . 中国专利： CN102017815A . 2011-04-13
2. 感光性树脂组合物、印刷电路板以及半导体封装基板 [P] . 中国专利： CN101142528A . 2008-03-12
3. Jitter reduction in semiconductor devices by controlling printed circuit board and package substrate stacking [P] . 日本专利： JP5079886B2 . 2012-11-21

机译：通过控制印刷电路板和封装基板的堆叠来减少半导体器件的抖动
4. Jitter reduction in semiconductor devices by controlling printed circuit board and package substrate stacking [P] . 日本专利： JP2011509043A . 2011-03-17

机译：通过控制印刷电路板和封装基板的堆叠来减少半导体器件的抖动
5. Reduction of jitter in a semiconductor device by controlling printed circuit board and package substrate stackup [P] . 美国专利： US7692101B2 . 2010-04-06

机译：通过控制印刷电路板和封装基板的堆叠来减少半导体器件中的抖动