一种提高载流子复合效率的多量子阱中的垒的结构

技术领域

本发明涉及半导体，尤其是一种发光二极管中提高载流子复合效率的量子阱中的垒的结构。

背景技术

近年来，虽然已经实现了以GaN为基础的LED器件的市场化，但是关于GaN的发光器件的研究却从未中断，反而呈不断增强的趋势。这主要是因为关于GaN LED的发光效率尚低于其理论值，造成GaN发光器件发光效率低下的主要原因被认为是内量子效率低下，然而引起内量子效率低的一个重要原因是极化电场的存在，使得量子阱发光区的能带弯曲，造成电子和空穴的波函数交叠减少，从而降低了载流子复合的几率。量子阱区的极化电场通常被认为是由于较低温度生长垒的时间，较差的结晶质量造成的应力。

由于电子较空穴有较高的载流子迁移率，电子的有效质量也比空穴的要小，因此常常需要在生长了多量子阱区后加入电子阻挡层，大量实验证明电子阻挡层能有效的减少电子越过量子阱区到达p区和空穴直接复合，减少了电子溢流，提高载流子在量子阱区的复合。大量的文献也证明，在以InGaN为量子阱的LED器件中，接近p区的最后那个量子阱对于辐射复合贡献最大，这是由空穴浓度在量子阱区的分布决定的。因此，最后一对量子阱结构的垒的电子阻挡能力对于以InGaN为量子阱结构的LED器件的载流子复合效率有着至关重要的作用。

发明内容

本发明的目的在于提供一种提高载流子复合效率的多量子阱中的垒的结构，特别是一种靠近p区的最后一个量子阱中的垒（last barrier）的结构。该结构同时包含u-InGaN层和u-AlInGaN双层结构，u-InGaN层能有效减少量子阱区的缺陷密度，减小量子阱区由于晶格质量造成的应力；同时采用u-AlInGaN可以增大垒的能带间隙，减少电子的溢流，提高电子和空穴在发光量子阱区，特别是最后一个量子阱内的复合效率，提高发光亮度。

本发明的技术方案为：一种提高载流子复合效率的多量子阱中的垒的结构，该发光二极管外延片的结构从下向上依次为：衬底层、氮化镓低温缓冲层、未掺杂的氮化镓层、n型氮化镓层、多量子阱结构（MQW）、p型铝镓氮电子阻挡层、p型氮化镓层、p型氮化镓接触层，靠近p区的最后一个量子阱结构中的垒的特殊结构，该垒包含u-InaGa1-aN（0 ＜a＜1）层和u-AlxInyGa1-x-yN(0＜x＜1，0≤y＜1，0＜x+y＜1)层。 

多量子阱结构包括1个以上周期的u-AlxInyGa1-x-yN垒和u-InbGa1-bN阱组成（一个量子阱到下一个最近的垒一起称为一个量子阱结构）。整个多量子阱结构可以分为两个部分，即靠近p区的最后一个量子阱结构和该量子阱结构之前的多量子阱结构。

最后一个量子阱结构包括u-InaGa1-aN/u-AlxInyGa1-x-yN垒和InbGa1-bN阱，其中垒包含u-InaGa1-aN层和u-AlxInyGa1-x-yN层，并且有0 ＜a＜1，0＜x＜1，0≤y＜1，0＜x+y＜1，0＜b＜1 并且0 ＜a＜b。u-InaGa1-aN靠近阱InbGa1-bN层。该垒结构可以是一个周期的u-InaGa1-aN/u-AlxInyGa1-x-yN结构，也可以是大于一个周期的超晶格结构，总共的厚度不超过100 nm。

最后一个量子阱结构之前的多量子阱结构包括AlcIndGa1-c-dN垒和IneGa1-eN(0＜e＜1)阱，其中垒AlcIndGa1-c-dN满足0≤c＜1，0≤d＜1，0≤c+d＜1。最后一个量子阱结构之前的多量子阱结构中的AlcIndGa1-c-dN垒和IneGa1-eN(0＜e＜1)阱交替出现并且循环周期大于1，其中阱的厚度在1nm至5nm之间；垒的厚度在10至25nm之间，阱的厚度可以一样的，也可以是逐渐变厚或者逐渐变薄或者是厚薄交替的。

最后一个量子阱结构中阱的厚度不低于多量子阱结构中的阱的厚度。 

本发明的优点在于：采用了复合的量子阱结构中的垒的结构，特别是靠近p区的最后一个量子阱中的垒（last barrier）的结构。该结构中AlxInyGa1-x-yN(0＜x＜1，0≤y＜1，0＜x+y＜1)层可以有效提高垒的能带间隙，防止电子的溢流，使电子在空穴浓度最高的最后一个量子阱内复合，提高发光强度；同时InaGa1-aN垒的插入能有效的减少因晶格失配造成的量子阱区的缺陷密度，减小量子阱区由于晶格缺陷造成的应力。 

附图说明

图1为常见的LED结构示意图；

图2为本发明提高载流子复合效率的量子阱中包含多量子阱结构和最后一个量子阱结构的LED结构示意图；

图3为本发明提高载流子复合效率的量子阱中最后一个量子阱结构的放大图。

具体实施方式

以下结合附图和具体的实施例对本发明：一种提高载流子复合效率的量子阱中的垒的结构做进一步的说明。

如图2所示给出了本发明的具体实施例：

实施例1

首先在蓝宝石衬底上形成低温缓冲层（buffer layer），接着生长不掺杂的GaN（u-GaN）层，然后在u-GaN上形成si掺杂浓度在5×10¹⁸cm^-3的n型GaN层，接着生长由十个In_0.15Ga_0.85N量子阱和十个GaN垒形成的多量子阱结构，其中阱的厚度为3nm，垒的厚度为13nm。多量子阱长完后接着生长一个厚度为3 nm的In_0.15Ga_0.85N量子阱，然后生长8 nm的In_0.03Ga_0.97N，接着生长6 nm的Al_0.03In_0.03Ga_0.94N层共同组成last barrier。然后生长p-Al_0.15Ga_0.85N和Mg掺杂浓度为5×10¹⁹cm^-3的p型GaN层，生长完p型氮化镓接触层后，将反应腔的温度降至650℃至850℃之间，纯氮气氛围中退火处理5至15分钟，然后降至室温，结束外延生长。

对生长的外延片进行清洗、沉积、光刻和刻蚀等半导体加工工艺制成单颗尺寸大小为10×16 mil的LED芯片。经LED芯片测试，测试电流20mA，单颗小芯片光输出功率为23 mW，而采用入图1所示的普通多量子阱结构，最后一个量子阱仍然为GaN的外延结构，相同芯片制程的单颗小芯片亮度只有18mW。

实施例2

首先在蓝宝石衬底上形成低温缓冲层（buffer layer），接着生长不掺杂的GaN（u-GaN）层，然后在u-GaN上形成si掺杂浓度在5×10¹⁸cm^-3的n型GaN层，接着生长由十个In_0.15Ga_0.85N量子阱和十个GaN垒交替形成的多量子阱结构，其中阱的厚度为3nm，垒的厚度为13nm。多量子阱长完后接着生长一个厚度为3.3 nm的In_0.15Ga_0.85N量子阱，然后生长两个周期的垒结构，该垒由4 nm的In_0.03Ga_0.97N，和3 nm的Al_0.03In_0.03Ga_0.94N层交替生长两个周期共同组成。然后生长p-Al_0.15Ga_0.85N和Mg掺杂浓度为5×10¹⁹cm^-3的p型GaN层，生长完p型氮化镓接触层后，将反应腔的温度降至650℃至850℃之间，纯氮气氛围中退火处理5至15分钟，然后降至室温，结束外延生长。

对生长的外延片进行清洗、沉积、光刻和刻蚀等半导体加工工艺制成单颗尺寸大小为10×16 mil的LED芯片。经LED芯片测试，测试电流20mA，单颗小芯片光输出功率为25 mW。

尽管已经描述了本发明的具体实施例，但是本领域的技术人员应该可以认识到，在不背离本发明构思所限定的原则和精神的前提下，可以对上述复合量子阱结构中的垒和阱的周期数做更改，厚度以及位置的调整等，都不会影响本发明的中所阐述的效果。