一种结构化的多元速率兼容LDPC码构造方法

技术领域

本发明属于无线通信技术领域，特别是涉及一种LDPC码的构造方法，具体是一种结构化多元速率兼容LDPC码的构造方法，可用于军事通信系统和蜂窝通信系统的多元速率兼容差错控制码。

背景技术

目前无线通信的迅速发展，使得人们对数据传输的性能要求越来越高。编码调制作为通信领域可靠传输的关键技术，也是通信系统的性能提升的关键所在。目前已经广泛应用于各类通信系统的诸如Turbo码、二元LDPC码具有良好的纠错性能，但其传输效率不高；无线信道是一种时变信道，固定码率编码方案显得效率较低，而若对各个码率都设计一套编译码器，将需要较多的资源开销。为了有效解决这些问题，人们开始研究多元速率兼容LDPC码的构造与实现技术。

与二元LDPC码相比，多元LDPC码具有编码增益大、抗突发错误能力强、易于同高阶调制技术相结合等优点。在通信系统中，应用多元LDPC码可以提高传输可靠度，进而改善传输时延、频谱效率和移动性等关键指标；同时，码率灵活可变的多元LDPC码可以实现在时变或有干扰的信道上进行可靠传输。

目前构造多元速率兼容LDPC码的一种方法是乘性重复，即首先构造一个高码率的多元LDPC码，然后重复发送码字来降低码率。该方法最先由David Declercq于2011年在“Multiplicatively Repeated Nonbinary LDPC Codes”中提出的，但这种方法得到的多元速率兼容LDPC码的码率较低，并且码率间隔比较大，不能灵活调整传输可靠度。另一种方法是递增冗余，即首先构造一个高码率的多元LDPC母码，然后通过逐渐增加校验位来降低码率。该方法由Min Zhu等学者于2015年在“Nonbinary Kite Codes:A Family of Nonbinary Rate-Compatible LDPC Codes”中提出的，但这种方法得到的多元速率兼容LDPC码属于随机化的码，其校验矩阵不具有准循环结构，因此很难硬件实现。

发明内容

本发明目的在于针对上述基于乘性重复或递增冗余方法所构造多元速率兼容LDPC码存在的缺陷，提出一种码率灵活、易于硬件实现的结构化多元速率兼容LDPC码的构造方法。

本发明的技术方案是：首先基于代数方法设计循环系数矩阵，然后结合计算机搜索的方法得到掩膜矩阵，最后经过掩膜操作和扩展操作得到一组不同码率的结构化多元LDPC码。其实现包括如下步骤：

(1)根据所需构造的多元速率兼容LDPC码的最高码率R_max和所包含码的个数J，确定 掩膜矩阵B和循环系数矩阵C的行数M和列数N，根据多元速率兼容LDPC码有限域阶数Γ，确定元域元素λ的取值范围；

(2)选择大于列数N的素数q，由素数q确定循环置换矩阵大小L，以及信息长度K；

(3)由素数q来构造有限域GF(q)，再选取该有限域上的任意本原元α，确定循环系数矩阵C中第i行、第j列的元素值cⁱ_,^j，1≤i≤M，1≤j≤N：c^i,j＝α^i+N-1+α^j-1。

(4)基于计算机搜索方法确定掩膜矩阵B中第i行、第j列的元素值b^i,j，1≤i≤M，1≤j≤N；

(5)基于循环系数矩阵C和掩膜矩阵B进行掩膜操作，得到基矩阵D，确定基矩阵D中第i行、第j列的元素值，dⁱ_,^j，1≤i≤M，1≤j≤N：

(6)对基矩阵D进行扩展操作，对D中的每个元素d^i,j，1≤i≤M，1≤j≤N，使用L×L阶全零矩阵或循环置换矩阵进行替换得到ML×NL阶二元矩阵P＝{p^m_,ⁿ}；

(7)根据二元矩阵P中的元素数值p^m,n，对校验矩阵中的多元域元素h^m_,ⁿ进行赋值，1≤m≤ML，1≤n≤NL；

(8)从上述校验矩阵H中行取1至2×J×L行，列取1至列，作为速率兼容LDPC码中第J个码的校验矩阵，该码的码率为R，由此可得到一组扩展结构校验矩阵，这组校验矩阵就对应了一组结构化多元速率兼容LDPC码。

与现有技术相比，本发明的技术优势：

1、结合代数方法和计算机搜索方法，能够快速得到性能较好的掩膜矩阵B并确定循环系数矩阵C，进而构造出灵活可变的结构化多元速率兼容LDPC码的校验矩阵H；

2、码的校验矩阵H具有准循环结构、易于硬件实现，矩阵右侧部分的对角结构则使得实际中可以直接利用校验矩阵H进行线性复杂度的编码；

3、仿真结果表明所构造的码在各个码率下均有较好的误码性能；

4、根据最高码率R_max和码率个数J，确定掩膜矩阵B和循环系数矩阵C的行数M和列数N，根据有限域阶数Γ，确定多元域元素的取值范围，该构造方法具有很好的通用性。

附图说明

图1是本发明的实现流程图；

图2是用本发明实施例1-4构造的信息长为576比特、3种码率的多元速率兼容LDPC 码的掩膜矩阵B、基矩阵D的散点图；

图3是用本发明实施例5构造的信息长为1728比特、4种码率的多元速率兼容LDPC码的掩膜矩阵B、基矩阵D的散点图；

图4是用本发明实施例5构造的多元速率兼容LDPC码的校验矩阵H的散点图；

图5是用本发明实施例5构造的码的性能仿真图。

具体实施方式

下面结合附图对本发明结构化多元速率兼容LDPC码的构造方法和效果作详细描述。

实施例1

本发明是一种结构化的多元速率兼容LDPC码的构造方法，是通过掩膜矩阵B、循环系数矩阵C、基矩阵D和L阶单位矩阵构造。通过结合代数方法和计算机搜索方法设计出递增校验位的产生方法，进而得到低码率的码，实现了速率兼容。

参照图1，本实例的实现步骤如下：

(1)根据所需构造的多元速率兼容LDPC码的最高码率R_max和所包含码的个数J，确定掩膜矩阵B和循环系数矩阵C的行数M＝2×J和列数根据多元速率兼容LDPC码有限域阶数Γ，确定多元域元素λ的取值范围：0≤λ≤2^Γ。

本例中最高码率R_max＝3/4，所包含码的个数J为3，参见图2，图2中横轴为列数N，纵轴为行数M。

(2)选择大于列数N的素数q，由素数q确定循环置换矩阵大小L＝q-1，以及信息长度K：

$K=2\times (\frac{1}{1-R_{max}}-1)\times L.$

本例中，素数q取17，L取16，本发明中信息长度K与置换矩阵大小L成正比关系。

(3)基于代数构造方法确定循环系数矩阵C中第i行、第j列的元素值cⁱ_,^j，1≤i≤M，1≤j≤N。循环系数矩阵C的元素是在有限域上取值，即先根据选定的一个大于循环系数矩阵C的列数N的素数q来构造有限域GF(q)，再选取该有限域上的任意本原元α，并根据该本原元α在有限域GF(q)上的运算来确定循环系数矩阵C所有元素cⁱ_,^j的数值，1≤i≤M，1≤j≤N：

cⁱ_,^j＝α^i+N-1+α^j-1

(4)基于计算机搜索方法确定掩膜矩阵B中第i行、第j列的元素值bⁱ_,^j，1≤i≤M， 1≤j≤N，优化性能变差的列来得到最优的掩膜矩阵。

本发明将代数构造方法和计算机搜索方法相结合来构造一组速率兼容码的校验矩阵。

(5)基于循环系数矩阵C和掩膜矩阵B进行掩膜操作，得到基矩阵D，确定基矩阵D中第i行、第j列的元素值，dⁱ_,^j，1≤i≤M，1≤j≤N：

(6)对基矩阵D进行扩展操作，对D中的每个元素d^i,j，1≤i≤M，1≤j≤N，使用L×L阶方阵进行替换得到ML×NL阶二元矩阵P＝{p^m_,ⁿ}：

当dⁱ_,^j＝-1，则二元矩阵P的(L×(i-1)+1)至(L×i)行及(L×(j-1)+1)至(L×j)列为L阶全0矩阵；

当dⁱ_,^j>-1，则二元矩阵P的(L×(i-1)+1)至(L×i)行及(L×(j-1)+1)至(L×j)列为L阶单位矩阵向右循环移位dⁱ_,^j位所得到的循环置换矩阵。

(7)根据二元矩阵P中的元素数值p^m_,ⁿ，用多元域元素λ对校验矩阵H元素h^m_,ⁿ进行赋值，1≤m≤ML，1≤n≤NL，多元域阶数为Γ。

本发明先对基矩阵D进行扩展操作来得到二元矩阵P，再进行多元域元素替换操作来得到多元速率兼容LDPC码的校验矩阵H。

(8)从上述校验矩阵H中行取1至2×J×L行，列取1至列，作为速率兼容LDPC码中第J个码的校验矩阵，该码的码率为

$R=\frac{2\times J\times L}{(\frac{2}{1-R_{max}}+(J-1)\times 2)\times L}=\frac{J\times (1-R_{max})}{R_{max}+J\times (1-R_{max})}$

本发明结合代数方法和计算机搜索方法，方便构造出灵活可变的结构化多元速率兼容LDPC码，校验矩阵H的结构参见图3。

本例中由于最高码率R_max＝3/4，码个数J取3，遍历1～3，所构造码组的码率R对应取3/4、3/5和1/2，循环置换矩阵大小L取16。由此可得到一组扩展结构校验矩阵，这组校验矩阵就对应了一组结构化多元速率兼容LDPC码，这组码具有结构化、易于硬件实现、纠错性能好、速率自适应等优点，可应用于信道时变且对通信质量有严格要求的通信系统中。

实施例2

结构化的多元速率兼容LDPC码的构造方法同实施例1，其中步骤(1)确定R_max后，步骤(2)中信息位长度K仅与被选取的素数q和循环置换矩阵大小L有关，且成正比关系； 当给定q后确定的一组多元速率兼容LDPC码的信息位长度K固定：

L＝q-1，

$K=\frac{2\times R_{max}\times L}{1-R_{max}}\times \Gamma .$

由于素数q取17，循环置换矩阵大小L取16，最高码率R_max取3/4，有限域阶数Γ取6，那么信息位长度K取576，当L变化时，则可通过本方法构造出新的固定信息长K的结构化多元速率兼容LDPC码，从而实现码组长度可变的特性。

依据本发明的构造方法，可通过灵活改变L来构造新的更多的固定信息长K的结构化多元速率兼容LDPC码，以适应特定的通信应用需求。

实施例3

结构化的多元速率兼容LDPC码的构造方法同实施例1-2，其中步骤(4)中掩膜矩阵B的元素只取0或1：

4a)对于掩膜矩阵B的1至2行，1至N列，元素

4b)对于掩膜矩阵B的3至4行，1至2/(1-R_max)列：利用计算机搜索方法选择其中导致性能变差的列，并设置这些列为全零向量；将3至4行，2/(1-R_max)+1至2/(1-R_max)+2列设置为单位矩阵；将3至4行，2/(1-R_max)+3至N列设置为全零矩阵。

4c)对于掩膜矩阵B的5至6行，1至2/(1-R_max)+2列：利用计算机搜索方法选择其中导致性能变差的列，并设置这些列为全零向量；将5至6行，2/(1-R_max)+3至2/(1-R_max)+4列设置为单位矩阵；将5至6行，2/(1-R_max)+5至N列设置为全零矩阵。

根据以上4a)～4c)步骤通过计算机搜索方法来得到性能更优的掩膜矩阵B，掩膜矩阵B的一个示意结构如图2所示，图2中给出了三个码率的掩膜矩阵，行取第1～2行、列取第1～8列对应码率为3/4，行取第1～4行、列取第1～10列对应码率为3/5，行取第1～6行、列取第1～12列对应码率为1/2。对于不同的通信系统所要求的传输速率和编码增益要求，本发明可以灵活改变码率来适应实际要求。

实施例4

结构化的多元速率兼容LDPC码的构造方法同实施例1-3，其中步骤(7)中的多元速率兼容LDPC码对应校验矩阵H的元素h^m_,ⁿ使用多元域元素进行随机赋值，1≤m≤ML，1≤n≤NL，赋值操作是在二元矩阵P的基础上进行的：

如果p^m,n＝0，h^m,n＝-1；

如果p^m_,ⁿ＝1，h^m_,ⁿ＝λ，λ是产生的随机多元域元素，取值范围是0≤λ≤2^Γ。

本例中，Γ是多元域阶数，Γ的取值应权衡译码复杂度以及频谱效率要求：Γ取值较大，虽谱效率较高，但译码复杂度很高；Γ取值较小，译码复杂度也较小，同时频谱效率也较低，因此Γ的取值应权衡译码复杂度以及频谱效率自行选取。本例中Γ取值为6，即一个编码符号对应6比特数据，这样的多元LDPC码与64QAM调制技术相结合后的频谱利用效率为6×Rbits/s/Hz，当码率R取3/4时，频谱效率达到4.5bits/s/Hz。

本发明的结构化的多元速率兼容LDPC码构造方法，根据最高码率和码个数，确定掩膜矩阵B和循环系数矩阵C的行数M和列数N；选一素数q，由此确定循环置换矩阵大小L；由素数q构造有限域GF(q)，并选取本原元α，确定循环系数矩阵C中元素；确定掩膜矩阵B中元素；基于B、C矩阵的掩膜操作，得到基矩阵D及其中元素；对基矩阵D进行扩展得到二元矩阵P；对二元矩阵P进行多元域元素赋值，得到校验矩阵H；根据该校验矩阵H，确定各码率对应校验矩阵，得到一组多元速率兼容LDPC码的校验矩阵。本发明与现有乘性重复、递增冗余方法比，构造的多元速率兼容LDPC码信息位长度固定、易于硬件实现、性能更好，应用于时变无线通信中，能提高系统自适应能力。

通过下一个实施例作更详尽的说明。

实施例5

结构化的多元速率兼容LDPC码的构造方法同实施例1-4，下面给出一个完整的构造示例，是以构造的基于有限域GF(64)，信息位长为1728比特(288个信息符号)，码率R分别为4/5、2/3、4/7和1/2的结构化多元速率兼容LDPC码为例进行重点描述。

参照图1，本发明的实现步骤如下：

步骤1，根据所要构造的多元速率兼容LDPC码的最高码率R_max＝4/5和所包含码的个数J＝4，确定掩膜矩阵B和循环系数矩阵C的行数M和列数N：

M＝2×J＝8，

根据多元LDPC码的有限域GF(64)的阶数Γ＝6，确定多元域元素λ的取值范围：

0≤λ≤63

步骤2，选取大于列数N的素数q＝37，并确定循环置换矩阵的大小L：

L＝q–1＝36；

步骤3，确定循环系数矩阵C中第i行、第j列的元素值cⁱ_,^j：

根据素数q＝37构造有限域GF(37)，选取该有限域上的任意本原元α＝2，并根据该本 原元α确定循环系数矩阵元素：cⁱ_,^j＝α^i+N-1+α^j-1，1≤i≤M，1≤j≤N，M＝8，N＝16，得到的循环系数矩阵元素参见表1：

表1循环系数矩阵元素表

步骤4，在循环系数矩阵C确定后，再确定掩膜矩阵B，掩膜矩阵B中第i行、第j列的元素值bⁱ_,^j：

4a)对于掩膜矩阵B的1至2行，1至N列，元素

4b)对于掩膜矩阵B的3至4行，1至2/(1-R_max)列：利用计算机搜索方法选择其中导致性能变差的列，并设置这些列为全零向量；将3至4行，2/(1-R_max)+1至2/(1-R_max)+2列设置为单位矩阵；将3至4行，2/(1-R_max)+3至N列设置为全零矩阵。

4c)对于掩膜矩阵B的5至6行，1至2/(1-R_max)+2列：利用计算机搜索方法选择其中导致性能变差的列，并设置为全零；将5至6行，2/(1-R_max)+3至2/(1-R_max)+4列设置为单位矩阵；将5至6行，2/(1-R_max)+5至N列设置为全零矩阵。

4d)对于掩膜矩阵B的7至8行，1至2/(1-R_max)+4列：利用计算机搜索方法选择其中导致性能变差的列，并设置为全零；将7至8行，2/(1-R_max)+5至N列设置为单位矩阵。

根据构造方法，得到的大小为8行，16列的掩膜矩阵B的矩阵元素参见表2：

表2掩膜矩阵B元素表

掩膜矩阵B的矩阵结构参见图3，图中点表示元素1，空白表示元素0。

本发明结合代数方法和计算机搜索方法，能够快速得到性能较好的掩膜矩阵B并确定循环系数矩阵C，进而构造出灵活可变的结构化多元速率兼容LDPC码的校验矩阵H。

步骤5，在循环系数矩阵C和掩膜矩阵B确定之后，对上述两个矩阵进行掩膜操作，确定基矩阵D，基矩阵D中第i行和第j列的元素值dⁱ_,^j，得到的基矩阵D如表3：

表3基矩阵D元素表

步骤6，通过掩膜所得的矩阵D的结构参见图3，图中点表示非负元素，空白表示元素-1。因矩阵右侧部分具有对角阵的结构而易于直接通过校验矩阵来实现硬件编码，对基矩阵D进行扩展操作，对D中的每个元素dⁱ_,^j，1≤i≤8，1≤j≤16，使用L×L(36×36)阶方阵进行替换得到ML×NL(288×576)二元矩阵P＝{p^m_,ⁿ}：

当dⁱ_,^j＝-1，则二元矩阵P的(L×(i-1)+1)至(L×i)行及(L×(j-1)+1)至(L×j)列为L＝36阶全0矩阵；

当dⁱ_,^j>-1，则二元矩阵P的(L×(i-1)+1)至(L×i)行及(L×(j-1)+1)至(L×j)列为L＝36阶单位矩阵向右循环移位dⁱ_,^j位所得到的循环置换矩阵。

经过扩展操作后所得的二元矩阵P的结构参见图4，图中点表示元素1，空白表示元素0。

步骤7，对二元矩阵P中的非零元素进行GF(64)上的多元域元素赋值，来确定结构化多元速率兼容LDPC码的校验矩阵H，校验矩阵H中第m行、第n列的元素值h^m_,ⁿ，1≤m≤288，1≤n≤576：

如果p^m,n＝0，h^m,n＝-1；

如果p^m_,ⁿ＝1，h^m_,ⁿ＝λ，其中λ是有限域GF(64)上按均匀分布随意产生的一个域元素，λ是在0≤λ≤2^Γ范围内的整数。

步骤8，从上述校验矩阵H中行取1至2×J×L行，列取1至列作为速率兼容LDPC码中第J个码(该码的码率为R)对应的校验矩阵H，由于校验矩阵H很大，故将其表示在图4的散点图中：

J＝1，R＝R_max＝4/5，取H中1行至72行、1列至360列，得到矩阵H₁；

J＝2，R＝2/3，取H中1行至144行、1列至432列，得到矩阵H₂；

J＝3，R＝4/7，取H中1行至216行、1列至504列，得到矩阵H₃；

J＝4，R＝1/2，取H中全部的1行至288行、1列至576列，得到矩阵H₄；

图中的散点位置表示校验矩阵的非负元素，空白处表示校验矩阵的元素-1。

本例中Γ取值为6，当码率R取4/5时，频谱效率达到4.8bits/s/Hz。

本发明中码的校验矩阵H具有准循环结构、易于硬件实现；一般编码方法通过生成矩阵进行，而本发明中的矩阵右侧部分具有对角结构，这使得实际中可以直接利用校验矩阵H进行线性复杂度的编码。

实施例6

结构化的多元速率兼容LDPC码的构造方法同实施例1-5，结构化的多元速率兼容LDPC码构造方法的发明效果可通过以下仿真进一步说明：

仿真1.对本发明构造的信息长度固定为1728比特(符号数为288)的多元速率兼容LDPC码进行BPSK调制，再经过AWGN信道，最后在接收端采用快速傅里叶和积译码算法(FFT-QSPA)，迭代50次进行误码率性能仿真，结果如图5所示。

图4为本发明构造的信息长度固定为1728比特的LDPC码在所有四个码率下的误码性能曲线，从右至左码率R依次为：4/5、2/3、4/7、1/2，各个码率在误码率为10^-5在各个码率下均有较好的性能。

其中R＝4/5时，GF(64)上的NB-LDPC(360,288)码在AWGN信道下采用FFT-QSPA算法迭代50次的误码率曲线，在EbN0＝3.1dB时即可达到10^-5的误码性能；

其中R＝2/3时，GF(64)上的NB-LDPC(432,288)码在AWGN信道下采用FFT-QSPA算法迭代50次的误码率曲线，在EbN0＝2.2dB时即可达到10^-5的误码性能；

其中R＝4/7时，GF(64)上的NB-LDPC(504,288)码在AWGN信道下采用FFT-QSPA算法迭代50次的误码率曲线，在EbN0＝1.8dB时即可达到10^-5的误码性能；

其中R＝1/2时，GF(64)上的NB-LDPC(576,288)码在AWGN信道下采用FFT-QSPA算法迭代50次的误码率曲线，在EbN0＝1.55dB时即可达到10^-5的误码性能。

综上，本发明公开的一种结构化的多元速率兼容LDPC码构造方法，其方案是：根据所要构造的多元速率兼容LDPC码的最高码率和所包含码的个数，确定掩膜矩阵B和循环系数矩阵C的行数M和列数N，根据多元LDPC码的有限域阶数，确定多元域元素的取值范围；选取大于列数N的素数q，并确定循环置换矩阵的大小L；根据素数q构造有限域GF(q)，选取有限域上的本原元α，并确定循环系数矩阵C；利用计算机搜索算法确定掩膜矩阵B；根据循环系数矩阵C和掩膜矩阵B确定基矩阵D，进而确定二元矩阵P；对二元矩阵P中的非零元素进行多元域元素赋值，确定结构化多元速率兼容LDPC码的校验矩阵H；根据该校验矩阵，确定各个码率对应的校验矩阵，得到一组多元速率兼容LDPC码的校验矩阵。本发明与现有乘性重复和递增冗余方法相比，其构造的一组多元速率兼容LDPC码信息位长度固定、速率兼容、易于硬件实现，可用于时变信道通信系统来提升系统的自适应性与可靠性。