密封腔体中的独立式和非独立式的基于金属和金属合金的MEMS结构的晶片级单片CMOS集成及其形成方法

技术领域

本发明的实施例为微机电系统(MEMS)(也称作微系统)领域，以及MEMS传感器和致动器的制造方法，其涉及谐振器、开关、惯性、磁场、化学、环境、生物学、压强以及温度传感器，或者在包含MEMS特定用途集成电路(ASIC)的互补金属氧化物(CMOS)基板上直接微制造的多感测平台。

背景技术

现今MEMS装置普遍用于汽车工业和消费级电子产品中。然而，由于对于集成的多用元件的需求，独立式MEMS装置的市场开始减缓，在多用元件中，多个MEMS装置集成在单一平台中。这样的集成的示例为多自由度传感器，在这种情况下，微机器加工的结构(比如加速计、陀螺仪以及磁力计)全部集成在同一封装体上。这是为了允许较小的形状系数，较低的成本和较低的功率消耗，从而需要单裸芯集成。

然而，这样的单裸芯集成典型地以混合方式实现，其中含有MEMS装置的裸芯和含有ASIC(其驱动装置并且输出信号)的CMOS基板单独地制造，并且组装以形成所需产品。鉴于集成必须在装置级而非晶片级上进行，这样的方法相关的成本通常很高。此外，涉及许多布线使得尺寸趋向于大。

尽管已经有平台(例如，美国专利7,104,129 B2)允许在CMOS基板与MEMS装置之间经由多个晶片键合实现晶片级集成，尺寸(尤其在Z方向上)仍较大。此外，影响装置灵敏度的来自寄生效应的本底噪声可能仍较高。作为示例，在电容型传感器(比如商用加速计和陀螺仪)的情况下，由于涉及可能跨过整个晶片厚度的金属布线的寄生电容，本底噪声可能是重要的。这要求在装置级进行附加的设计考量，以考虑到这个问题，其造成较多的功率消耗和较笨重的装置。

这样的瓶颈可以由在CMOS基板上直接制造MEMS元件来解决。然而，硅为用于MEMS元件的主要材料，其沉积与CMOS基板的所需热预算(thermal budget)不兼容，CMOS基板无法承受任何高于450℃的工艺温度。本发明通过使用这样的MEMS结构，其结构材料能在低于450℃的温度下直接沉积在CMOS基板互连层上，以单片方式提供了晶片级集成。随后的微制造步骤限定MEMS元件，其安置到金属互连体，从而提供直接电接触。此单芯片方案允许：(1)更加容易的布线，从而实现最优化机械结构，(2)由于不需要晶片键合而带来的极低的成本，(3)较小的形状因数，(4)单个裸芯上的多个MEMS元件，(5)更小的寄生效应，从而提供低噪声和较高的性能。

发明内容

提供了在平坦化CMOS基板上直接制造的金属MEMS结构的组装件，其含有特定用途集成电路(ASIC)，通过ASIC互连层上的直接沉积和随后的微制造步骤制造，具有用于封装的集成的盖帽。MEMS结构包括至少一个MEMS装置元件，具有或不具有用经由CMOS基板的金属互连体提供的电接触而安置在CMOS基板上的可移动部分。MEMS结构也可以由金属合金和导电氧化物制成。通过晶片盖帽与CMOS基板之间的晶片级键合，或通过使用与用于MEMS结构相同的材料在CMOS基板上直接制造盖帽，来完成提供密封腔体的集成的盖帽。此外，本发明以大幅降低的成本为与CMOS单片地集成的多装置组装件提供了晶片级工艺步骤。

附图说明

根据本发明的实施例，图1示出了若干MEMS结构的截面图，MEMS结构具有可移动部分，其以单片方式使用微制造技术在含有组装件特定用途集成电路(ASIC)的CMOS基板上被后处理(即，直接制造)，即，通过CMOS基板互连层上的直接沉积和随后的微制造步骤，其具有用于封装形成一个腔体的集成的盖帽且具有连接到接合线的接触垫。

根据本发明的实施例，图2示出了若干MEMS结构的截面图，MEMS结构具有在CMOS基板上后处理的可移动部分，具有用于封装的集成的盖帽和连接到接触垫的硅通孔(TSV)。

根据本发明的实施例，图3示出了若干MEMS结构的截面图，MEMS结构具有在CMOS基板上后处理的可移动部分，具有用于封装以形成多个腔体的集成的盖帽。

根据本发明的另一实施例，图4示出了MEMS结构的截面图，MEMS结构中的一些具有可移动部分，并且其他不具有可移动部分的完全固定在CMOS基板上，以单片方式在CMOS基板上后处理，具有用于封装的集成的盖帽。对于MEMS结构的数目没有限制。

根据本发明的另一实施例，图5示出了MEMS组装件的截面图，其中一些MEMS结构，具有可移动和不可移动部分，需要保持在某一压强(环境或其他)下的间隙。组装件中还包含其他MEMS元件，其不需背侧接入，但具有不同的操作压强，并因此需要盖帽。

根据本发明的另一实施例，图6示出了MEMS组装件的截面图，其中一些MEMS结构，具有可移动和不可移动部分，需要平坦化CMOS基板上的背侧接入，其还直接连接到金属互连体以驱动或输入信号。组装件中还包括其他MEMS元件，其不需要背侧接入，但具有不同的操作处理器，并因此需要盖帽。

根据本发明的另一实施例，图7示出了MEMS结构的多层的截面图，多层共用相同的互连连接，从而以单片方式在CMOS基板上形成MEMS结构的3D组装件。

根据本发明的另一实施例，图8示出了MEMS结构的多层的截面图，多层不共用相同的互连连接，并且以单片方式在CMOS基板上形成MEMS结构的3D组装件。

根据本发明的另一实施例，图9示出了MEMS组装件的截面图，其中MEMS结构的两个集上下叠置，其中具有单独的互连连接。每个集需要不同的操作压强，并且因此由接合到CMOS基板的两腔体盖帽包封。

根据本发明的实施例，图10示出了完整组装件的俯视图，完整组装件含有盖帽在腔体内、且用接合到CMOS基板垫的接合线在CMOS基板上直接后处理的多个MEMS装置元件。也可以使用CMOS基板或盖帽中的硅通孔(TSV)、以及盖帽中的垂直馈通来替代引线键合。

根据本发明的其他实施例，图11示出了(a)在单独装置切片之前的MEMS组装件的晶片级的俯视图；(b)在盖帽的最终蚀刻和单独装置的最终化之前，(a)中的晶片级MEMS组装件的截面图；以及(c)即，在盖帽的最终蚀刻和单独装置的最终化之后，(a)中的晶片级MEMS组装件的截面图。

根据本发明的实施例，图12a至图12l示出了优选的后处理中的一个，即，通过ASIC互连层上的直接工艺步骤在CMOS基板上直接制造。

根据本发明的实施例，图13a至图13g示出了另一优选的后处理，即，通过CMOS基板互连层上的直接工艺步骤在CMOS基板上直接制造。

根据本发明的实施例，图14a至图14h示出了另一优选的后处理，即，通过CMOS基板互连层上的直接工艺步骤在CMOS ASIC基板上直接制造。

根据本发明的实施例，图15a至图15d示出了盖帽晶片的优选的工艺步骤。

根据本发明的实施例，图16a至图16e示出了盖帽晶片的另一优选的工艺，其结构材料为金属。

根据本发明的实施例，图17a和图17b示出了使用在CMOS基板上的后处理中限定的接合垫将盖帽晶片键合到CMOS基板的优选的工艺步骤。

图18a至图18c示出了封盖帽MEMS组装件的另一优选的工艺，其中盖帽与MEMS元件同时单片地后处理在CMOS基板上。

根据本发明的实施例，图19a至图19c示出了CMOS基板上的优选的后处理中的一个，后处理是通过CMOS基板互连层上的直接工艺步骤，其中具有可移动和不可移动部分的MEMS结构需要保持在一定的压强(环境或其他)下的间隙。

具体实施方式

描述了在含有特定用途集成电路(ASIC)的平坦化CMOS基板上直接制造的金属MEMS结构的组装件，以及其形成方法。MEMS结构还可以由金属合金和导电氧化物制成。在下面的描述中，提出了许多具体细节，比如工艺步骤，以便提供对本发明的实施例的彻底理解。对于本领域技术人员应当显而易见的是，本发明的实施例可以在没有这些具体细节的情况下实践。在其他情况下，诸如集成电路设计的已知的特征未被详细描述，以免不必要地模糊本发明的实施例。此外，应当理解，附图中所述的各种实施例为示例性表示，而不一定按比例绘制。

一个或多个实施例针对单片地CMOS集成的传感器和致动器，并且特别是惯性和磁场感测，而不排除环境和生物感测，以及使用MEMS装置元件的谐振器。实施例可以提出方法，以提供适于以并行方式进行高敏感度信号检测或致动的紧凑的多感测和致动平台。此外，一个或多个实施例提供成本有效且精确的系统，以实现用于许多行业的小型化传感器和致动器以及多感测/致动平台的广泛应用，包含消费级电子器件、汽车、国防以及油/气行业。为提供情景，常规的基于MEMS的感测技术(例如加速计和陀螺仪)通常用于智能电话、气囊展开系统的运动感测中、以及最近的可穿戴电子产品和物联网(IoT)应用中。这样的技术通常基于独立式MEMS装置，其由于对集成多用元件的需求而开始放缓，在集成多用元件中，多个MEMS装置集成在单个平台中。然而，这样的集成的总成本仍然庞大、昂贵且高耗电，从而限制了这样的集成技术的使用。对于通俗化的用途，多感测和致动平台需要紧凑、灵敏且低功耗，使得总成本是可负担的。

本文描述的一个或多个实施例针对MEMS结构的组装件的设计和制造，MEMS结构的组装件通过CMOS基板互连层上的直接沉积和随后的微制造步骤而后处理(即，直接制造)在含有ASIC平坦化CMOS基板上。这样的实施例可以实现为显著地改善感测方案中的信噪比，这是因为寄生效应大大降低，从而允许较高的性能。与此同时实现较容易的布线，从而：(1)实现最优化的机械结构；(2)由于仅对于封盖帽需要低温度晶片键合，使得成本非常低；(3)允许较小的形状因数；(4)单个裸芯上的多个MEMS元件。

为提供其他情景，应当理解，若干问题可能与现有的集成平台相关联。第一，这些平台需要在裸芯级用过多的接线将多基板接合，造成庞大而昂贵的系统。第二，过多的接线造成寄生效应，其影响装置性能(即，提供高噪声)且增加电力消耗。允许ASIC与MEMS装置之间的晶片级集成的过去的方法(例如，美国专利7,104,129 B2)仍使用多个晶片键合，即，尺寸(尤其在Z方向上)仍较大。此外，因为所用的大接触面积和金属布线，来自寄生效应的本底噪声可能仍较高。这需要装置级的附加的设计考量，以考虑到这个问题，其造成较高的电力消耗和较庞大的装置。此外，CMOS基板上所需的凹陷约束了进一步的芯片规模化。

在第一方面中，根据本发明的实施例，图la示出了MEMS结构的截面图，MEMS结构后处理或直接制造在平坦化CMOS ASIC基板100上。CMOS ASIC基板100专用于MEMS装置元件组装件，其包含在任何可用的商业枢纽中使用标准微电子工艺制造的各种金属互连体。金属互连体将ASIC从第一互连层102连接，以通过最后的互连层104驱动或记录来自MEMS结构112和114的信号。互连体也朝向接触垫110布线，以经由引线键合体110通过外部电连接来驱动112和114或输出信号。MEMS装置元件的结构材料可以选自由以下金属和金属合金以及导电金属氧化物构成的组，该组包含但不限于：Cu、Al、Ag、Ti、W、Pt、Pd、Ru、Co、Cd、Pb、镉锌碲化物(CZT)、HfB₂、InO₃、SnO₂、铟锡氧化物(ITO)。可以在低于450℃的温度下使用沉积技术来沉积材料，沉积技术包含但不限于电镀、无电镀、物理气相沉积(比如溅射、热和电子束蒸发)、化学气相沉积、原子层沉积、物理层沉积。

盖帽116经由接合垫108晶片键合到CMOS ASIC 100，接合垫108在最后的互连层上直接制造在CMOS ASIC上。盖帽116的侧向和垂直尺寸由MEMS结构112和114的运动范围限定，且应足够大以允许它们在足够的运动情况下在面内移动(即，横向地)或在面外移动(即，垂直地)，以执行它们的预期功能。这些尺寸由光刻法和随后的微制造工艺限定。在面外运动的情况下，驱动电极还可以制造并并入到最后的互连层上。限定装置元件的MEMS结构112和114可以尽可能多，并且可以实施为单个装置，比如传感器或致动器，或尽可能多的装置，其实施为多感测平台、多致动平台或两者的组合。作为示例，MEMS结构112和114可以为在CMOS ASIC基板100上直接制造的加速计和陀螺仪。此外，MEMS结构112和114可以具有范围从0至300微米的厚度。

取决于MEMS元件的功能，需要在由盖帽116形成的腔内的不同压强水平以获得最佳操作条件。尽管一些(例如，具有高质量参数和低噪声的电容型陀螺仪)需要高真空，其他(例如，电容型加速计)需要接近大气压强，，以便提高可避免装置过冲和长建立时间(settling time)的压膜阻尼效应。因此，可以使用惰性气体(比如氮气、氦气或氩气)或干燥空气将腔体气密密封在低压强下或保持在提高的压强下。

根据本发明的实施例，图2示出了，使用盖帽216中的硅通孔(TSV)210而非引线键合将接触垫210连接到外部电连接，以驱动212和214或输出信号。TSV能够可替代地在CMOSASIC基板200中。盖帽还可以在盖帽216中使用垂直馈通。

在相同的CMOS ASIC基板上后处理的不同的装置元件需要不同的操作压强，并且根据本发明的实施例，可以实现许多具有不同压强的腔体。图3示出了MEMS结构318和320的截面图，MEMS结构318和320后处理在CMOS ASIC基板300上，各自使用盖帽322包封在不同的腔体328和330内，盖帽322一经制造并接合到不同接合垫324和326时，即以光刻方式被限定为形成分离的腔室。如果包封中的一个需要大气压强，则泄漏可以引入到腔体中的一个。限定装置元件的MEMS结构的数目和腔体的数目可以多于2。

根据本发明的另一实施例，图4示出了MEMS组装件的截面图，其中不具有可移动部分(412)和具有可移动部分(414)的MEMS结构后处理在平坦化CMOS ASIC基板400上。不具有可移动部分的结构也可以嵌入各种互连层中。

在相同的CMOS ASIC基板上后处理的MEMS装置元件中的一些需要环境暴露(即，不具有盖帽)，但具有两个结构之间的间隙保持在一定的压强(环境或其他)下的情况下，并且根据本发明的另一实施例，盖帽以光刻方式被限定为仅覆盖需要盖帽的MEMS装置元件。图5示出了这样的MEMS组装件的截面图，其中具有不可移动部分518和可移动部分520、需要间隙保持在一定的压强(环境或其他)下的MEMS结构后处理在平坦化CMOS ASIC基板500上，但不具有盖帽。这些结构直接连接到金属互连体504，金属互连体504驱动或输出信号。为提供进一步的情景，基于MEMS的电容式压强传感器需要这样的几何构造，其中隔膜(可移动电极)在压强施加下变形，其缩小隔膜与紧密设置的电极之间的间隙。可以通过两个电极之间的电容变化感测到缩小的间隙。组装件中还包含需要不同的操作压强的其他MEMS元件512和514，并且因此需要经由接合垫508接合到CMOS ASIC基板500的盖帽516。还包括接触垫506，以经由接合线510外部地驱动各种结构或输出信号。这些接合线还可以由CMOS ASIC基板500或盖帽516中的TSV替代。盖帽也可以在盖帽516中使用垂直馈通。

在相同的CMOS ASIC基板上后处理的装置元件中的一些需要CMOS ASIC基板中的背侧接入(back access)以用于其操作的情况下，并且根据本发明的另一实施例，CMOSASIC基板的一部分可以被蚀刻穿过整个厚度以提供这样的接入。图6示出了这样的MEMS组装件的截面图，其中，在平坦化CMOS ASIC基板600上后处理具有可移动部分618和不可移动部分620的需要这样的背侧接入622的MEMS结构。这些结构直接连接到金属互连体604，金属互连604体驱动或输出信号。不可移动部分620还可以包含蚀刻穿过其厚度的孔。为提供进一步的情景，基于MEMS的电容式压强传感器和麦克风在某些变化的几何构造下需要这样的背侧接入以用于其操作，其中隔膜在压强施加下变形，其缩小隔膜(底部电极)与紧密设置的(顶部)电极之间的间隙。可以通过两个电极之间电容的变化感测缩小的间隙。类似于图5，组装件中还包含不需要背侧接入的其他MEMS元件612和614，但其具有不同操作处理器，并且因此需要经由接合垫608接合到CMOS ASIC基板600的盖帽616。

图7示出了MEMS组装件的截面图，其中根据本发明的另一实施例，通过垂直地重复制造步骤以构建MEMS结构的多层，而在MEMS结构714的顶部上制造MEMS结构716，从而每个MEMS层具有不同几何形状，而其他MEMS结构712可以具有单个层。腔体内垂直结构的数目可以多于在侧向和垂直方向上限定多个装置元件的两个结构，从而允许CMOS ASIC基板700上单片方式的MEMS结构的3D组装件。

图8示出了MEMS组装件的截面图，其中根据本发明的另一实施例，通过垂直地重复制造步骤以构建MEMS结构的多层，而将MEMS结构816堆叠在MEMS结构814的顶部上，但具有单独的互连连接804和820以驱动结构814和816或输出信号。MEMS结构814和816具有不同的几何形状，而其他MEMS结构812可以具有单个层。

图9示出了MEMS组装件的截面图，其中MEMS结构914至924的两个集上下叠置，根据本发明的另一实施例，用单独的互连连接902至912来驱动这些结构或输出信号。这通过垂直地重复制造步骤以构建MEMS结构的多层来实现。每个集需要不同的操作压强且因此由经由接合垫928接合到CMOS ASIC基板900的两腔体的盖帽930包封，其中每个腔体保持在不同压强下。为驱动或输出信号，使用硅通孔(TSV)932将接触垫926连接到外部电连接。TSV能够可替代地在CMOS ASIC基板900中。盖帽也可以在盖帽930中使用垂直馈通。为提供进一步的情景，MEMS结构的一个集可以对应于加速计，而另一个集可以对应于陀螺仪，每个元件感测一个方向，x、y或z。此垂直堆叠允许很小的足印(footprint)。MEMS结构和腔体的数目可以大于2。

图10示出了完整组装件的俯视图，其可以对应于图1至9的截面图中所描述的各种变形，其中多个装置元件1002、1004、1006、1008、1010、1012、1014和1016后处理在CMOSASIC基板1000上。盖帽1018的支脚(standoff)为连续的，且接合到CMOS ASIC基板1000上的连续的接合垫，以提供装置元件1002、1004、1006、1008、1010、1012、1014和1016的完全包封。如上所述，腔体可以气密地或非气密地密封。此外，可以通过盖帽内以光刻方式限定的多个腔体来实现各种装置元件的多个包封，每个腔体具有不同的密封种类以满足装置元件功能。接合垫也可以通过CMOS ASIC基板的金属互连体布线到接地。为通过引线键合体1022、或CMOS ASIC基板或盖帽中的TSV、以及盖帽中的垂直馈通来提供外部电接触，芯片周界处的接触垫1020也通过金属互连体布线，以在没有过多的接线的情况下驱动机械结构或检测腔体之外的感测信号。

根据本发明的其他实施例，图11a示出了单片CMOS集成的MEMS组装件的晶片级的俯视图。多个盖帽1114、1116、1118、1120、1122和1124中包封了多个MEMS装置元件组1102、1104、1106、1108、1110和1112，MEMS装置元件组后处理在相同的晶片级CMOS ASIC基板1100上。本发明的当前实施例可以扩展到任意数目的MEMS装置元件组。图11b示出了在限定每个裸芯单独的盖帽并暴露接触垫到外部电接触的最后的工艺步骤之前，图11a的晶片级组装件沿线1126截取的截面图。如图11b所示，盖帽1128的接合经由接合垫在含有后处理的MEMS组装件的CMOS ASIC基板上的晶片级上进行。盖帽支脚尺寸由MEMS结构的侧向和垂直运动限定，MEMS结构的侧向和垂直运动由其功能限定。一经进行接合，则盖帽1128进一步通过光刻法和蚀刻(例如，反应离子蚀刻)、或研磨，以在裸芯级限定单独的盖帽1114、1116和1118，如图11c所示。然后完整的晶片级组装件可以沿着线1130和1132被切片以形成单独的裸芯。在不需任何外部封装的情况下，与在单独装置级进行接合相比，此实施例不仅提供了能够显著降低成本的晶片级工艺，并且，由于盖帽离开裸芯周界，在切片工艺期间为MEMS装置元件提供了显著的保护，从而提高了良率。从而，本文描述的实施例能够以非常成本有效的方式提供可规模化的和单片CMOS可集成的传感器和致动器。

根据本发明的实施例，描述了用于在CMOS ASIC基板上后处理MEMS结构的新制造工艺。具有或不具有可移动部分的产生的制造的结构可以用于感测和致动。更普遍地，本文描述的一个或多个实施例提供了使用单片地集成在其相应的CMOS ASIC上的MEMS装置元件的用于感测和致动的独特组合。

参考图12a，在任意可用的商用枢纽中使用标准微电子工艺制造CMOS ASIC基板1200，包含各种金属互连的CMOS ASIC基板1200专用于将要后处理的MEMS装置元件。金属互连体将ASIC连接到MEMS结构，以驱动或记录信号。它们还布线朝向接触垫，以通过外部电连接经由引线键合、或ASIC基板或盖帽中的TSV、以及盖帽中的垂直馈通来驱动或输出信号。最后的互连层还包含盖帽接合垫，盖帽接合垫可以布线到接地连接。

参考图12b，模塑层1202(也称为牺牲层)沉积在最后的互连层上。模塑层包含IC互连和封装中通常使用的材料，材料包含但不限于SiC、SiN_x、正硅酸四乙酯(TEOS)、低k值电介质(比如F、C以及H掺杂的SiO₂)、干凝胶和气凝胶、有机膜(比如光致抗蚀剂，包含SU-8、聚酰亚胺、芳香族聚合物、聚对二甲苯、非晶态碳、特氟龙/PTFE、味之素积聚膜(ABF))、或全部的组合。如图12c所示，然后使用光刻法和(干法/湿法)蚀刻来图案化层，以打开下至的金属互连体的窗口1204，在金属互连体上安置MEMS结构，其还提供电接触。在MEMS结构的结构材料可能腐蚀的情况下，例如但不限于Cu、W或Ti，可以沉积保护层。此层还可以为这些结构材料充当扩散屏障。在如图12所示的制造工艺中，应当是导电的保护层1206共形地沉积在表面上，如图12d所示。这样的层的示例可以包含但不限于TiN、TaN、AlN、Pt、Ru、Ta、In₂O₃、SnO₂或铟锡氧化物(ITΟ)。在溅射的情况下，这可以使用原子层沉积(ALD)、化学气相沉积(CVD)或物理气相沉积(PVD)来实现。此层的厚度范围可以从0至1000纳米。

参考图12e，沉积结构材料1208，一经图案化，结构材料1208将形成MEMS结构的安置部分。在如图12所示的制造工艺中，使用电镀、无电镀或低温CVD来沉积膜1208，并且因此限制为能够电镀或无电镀的材料，材料包含但不限于Cu、Al、Ag、Au、Pt以及W。镀覆工艺需要使用PVD、CVD或ALD的籽层的沉积，随后是镀覆工艺，其全部在低于450℃的温度下进行。在一些实施例中，可以用粘附层(比如铬、钛、钽或各种其他粘附层)以改善膜1208与金属互连体之间的接合。然后将结构材料1208向下平坦化至模塑层(即，表面处的保护膜1206也可以抛光)，以使用化学机械抛光(CMP)形成安置结构1210，如图12f所示。

再次重复图12b至12f的工艺步骤，如图12g至图12j所示，在图12h中使用不同的光刻掩模，以限定MEMS结构的独立部分。注意，尽管此处未示出，可以在沉积第二模塑层1212之前通过蚀刻或剥离法，来沉积并图案化蚀刻终止层。此层还可以充当铜扩散屏障。然后(干法/湿法)蚀刻掉模塑层，以形成独立式MEMS结构1220，如图12k所示。最后，可以沉积最终保护膜1222(图12l)。对于此最后的步骤，保护膜1222不必是导电的，但应当共形地沉积。除上述材料之外，膜材料可以包含但不限于金属氧化物(比如Ta₂O₅、In₂O₃、SnO₂、ITO、TiO₂、SiO₂、Y₂O₃、Al₂O₃、HfO₂、ZrO₂、ZrSiO₄、BaTiO₃、BaZrO₃)、特氟龙或其他有机材料。在溅射的情况下，这可以通过使用原子层沉积(ALD)、化学气相沉积(CVD)或物理气相沉积(PVD)来实现。此层的厚度范围可以从0至1000纳米。

在MEMS元件需要如图5所示的CMOS ASIC基板1200内的背侧接入的情况下，其他光刻法和蚀刻步骤可以被添加至图12的工艺步骤。可以用来进行CMOS ASIC基板1200的背侧接入或蚀刻的方法例如但不限于深反应离子蚀刻、反应离子蚀刻、或KOH或TMAH基溶液中的湿法蚀刻。

应当理解，也可以寻求如图13所示的其他工艺制造方案。例如，模塑层1302的沉积和图案化随后是用于模塑体的蚀刻终止层的沉积和图案化，如图13a所示。这之后是第二模塑层1304的沉积和其图案化1306，如图13b所示。之后保护膜1308才如前述共形地沉积，随后是结构性膜1310的电镀、无电镀、PVD或CVD沉积，然后使用CMP来平坦化结构性膜1310以形成MEMS结构1312。这些步骤如图13c至13e所示。然后(湿法/干法)蚀刻掉模塑层，以形成独立式MEMS结构1314，并且沉积最终保护膜1316，如图13f和图13g所示。

根据本发明的另一实施例，描述了用于在CMOS ASIC基板1400上后处理MEMS结构的另一制造工艺(图14a)，其可以允许使用无法被镀覆的其他材料。此情况下，沉积并然后图案化牺牲层1402，以打开到互连1404体的接入，如图14b和14c所示。这随后是如上所述的共形保护膜1406的共形沉积，如图14d所示。然后使用诸如PVD、CVD或PLD的技术来沉积结构材料1408，其随后通过蚀刻被图案化，以获得所需的MEMS结构。这些步骤如图14e和图14f所示。剥离法技术(其中首先以光刻方式图案化抗蚀剂，随后是结构材料的直接沉积，以及抗蚀剂的剥离)，也可以用来获得相同的MEMS结构。最后，(干法/湿法)蚀刻掉牺牲层，以形成独立式MEMS结构1412，随后是最终保护膜1414的沉积，如图14g和图14h所示。

图15a至图15d示出了晶片级盖帽(比如图1所示的盖帽116)的制造步骤。晶片1500用作盖帽的起始材料，如图15a所示，晶片1500可以由各种材料制成，包含但不限于硅(Si)、铜、石英或蓝宝石。图15b示出了膜1502，其可以为电介质或金属。在电介质的情况下，可以将膜1502沉积，或如硅上的热硅氧化物的情况，生长在晶片1500表面上，并且可以由经由PVD或CVD工艺沉积的SiO₂或SiN_x制成。在金属的情况下，膜1502也可以使用PVD沉积，比如溅射或蒸发、CVD或镀覆工艺。然后通过光刻法和蚀刻(或金属情况下的剥离法)来图案化膜1502，以提供图案化的膜1504，其不仅在随后的晶片1500的蚀刻期间充当掩模以形成盖帽凹陷1506，并且在电介质的情况下，在随后的接合到CMOS>

应当理解，盖帽可以进一步被处理，以形成穿透厚度的孔，孔将填充有TSV，以形成类似于图2的结构。然后在最终接合之后，TSV应与CMOS ASIC基板的接触垫对齐并接触。

还应理解，也可以寻求盖帽的其他工艺制造方案，尤其当主盖帽材料使用PVD、CVD、电镀或无电镀沉积时，如图16所示。此情况下且如图16a所示，盖帽材料的第一层1602可以沉积在起始材料1600上，其可以为但不限于硅晶片。在一些实施例中，粘附层(比如铬、钛、钽或各种其他粘附层)可以用来改善盖帽材料1602与基板材料1600之间的接合。然后使用PVD、CVD或旋转涂布工艺来沉积模塑体材料1604，并用最终盖帽的负像使用与图15相似的工艺步骤图案化，如图16b所示。然后沉积盖帽材料的另一层1606，如图16c所示。应当理解，在盖帽材料可能腐蚀，比如但不限于Cu、W、Ti的情况下，可以沉积保护层。此层还可以为这些结构材料充当扩散屏障。这样的层的示例可以包含但不限于TiN、TaN、AlN、Pt、Ru、Ta、Ιn₂O₃、SnO₂或ITO。在溅射的情况下，这可以使用如ALD、CVD或PVD来实现。此层的厚度范围可以从0至1000纳米。还应理解，在镀覆工艺的情况下可能需要籽层，其可以使用PVD或CVD工艺来沉积。然后使用化学机械抛光(CMP)将盖帽材料1608向下平坦化至基板层，如图16d所示。这随后是蚀刻模塑层1610，如图16e所示。起始材料可以被蚀刻掉，或者被保留用于进一步的结构性刚性。

参考图17a，晶片级盖帽1500经由接合垫1702接合到CMOS ASIC晶片1200，接合垫1702直接制造在CMOS ASIC晶片1200的最后的互连层上。接合工艺必须在不超过450℃的低温下进行，以保存CMOS电路的完整性。这样的接合可以包含但不限于铟-金、铝-锗或共熔金属接合。因此，必须相应地选择接合垫。可替代地，所需材料的层可以沉积并图案化在CMOSASIC基板上，以实现此要求。如前所述，密封腔体可以为气密或非气密的，这取决于MEMS装置元件的功能。最后，晶片级盖帽1500通过光刻法和蚀刻(例如，反应离子蚀刻)进一步处理，以限定单独的盖帽1704。然后可以切片完整的晶片级组装件，以形成单独的裸芯。

也可以通过与MEMS元件同时处理盖帽(并且因此使用与之相同的结构材料)来单片地集成盖帽。图18a示出了CMOS ASIC基板上的完全地后处理的MEMS结构，盖帽脚1802按照类似于图12中概述的那些工艺步骤同时制造。通过进行类似于图12b至图12f的步骤，可以完成盖帽顶部1804，如图18b所示。留下1804中的孔，以允许模塑体/牺牲层的蚀刻。可以通过使用PVD、CVD、电或无电沉积进行结构材料的最终沉积来闭合这些孔，以形成图18c的最终的盖帽结构1806。腔体中的压强将由将进行闭合孔的最终沉积处的压强确定。

类似于图18中所描述的工艺也可以用来后处理图5和图6中所描述的MEMS结构，其中存在两个紧密间隔的电极，一个可移动且另一个不可移动，其具有保持在一定的压强(环境或其他)下的间隙。可以使用类似于图12a至图12f的那些工艺步骤来限定底部电极1902和顶部电极的锚体1904，如图19a所示。可以重复这些工艺步骤，以限定顶部电极1906的其余部分，如图19b所示。留下1906中的孔，以允许模塑体/牺牲层的蚀刻。可以通过使用PVD、CVD、电或无电沉积进行结构材料的最终沉积来闭合这些孔，以形成图19c的完整的顶部电极结构1908。间隙中的压强将由进行闭合孔的最终沉积时的压强确定。对于一些应用，需要孔以用于装置功能。在MEMS元件需要如图5中的CMOS ASIC基板1900内的背侧接入的情况下，进一步的光刻法和蚀刻步骤可以被添加于图1900的工艺步骤。可以用来进行CMOS ASIC基板1900的背侧接入或蚀刻的方法比如但不限于深反应离子蚀刻、反应离子蚀刻、或KOH或TMAH基溶液中的湿法蚀刻。

应当理解，在结构材料可能腐蚀的情况下，例如但不限于Cu、W、Ti，可以沉积保护层。此层还可以为这些结构材料充当扩散屏障。这样的层的示例可以包含但不限于TiN、TaN、AlN、Pt、Ru、Ta、In₂O₃、SnO₂或ITΟ。在溅射的情况下，这可以通过使用ALD、CVD或PVD实现。此层的厚度范围可以从0至1000纳米。还应理解，在镀覆工艺的情况下可能需要籽层，其可以使用PVD或CVD工艺来沉积。

对于上述全部方面，在实施例中，生成的结构可以用来提供适于以并行方式进行高灵敏信号检测或致动的紧凑的多感测和致动平台。在一个这样的实施例中，传感器复合体(COMBO)，其中每个传感器用来检测不同的运动，具有高信噪比，与其中紧凑地容纳感测平台的较大装置相关联。通常，本文描述的实施例可以适用于涉及高灵敏度MEMS传感器的各种实施方式，高灵敏度MEMS传感器具有或不具有可移动部分以及致动器。而惯性传感器为优选的应用，本发明的实施例可以应用于其他MEMS装置，比如谐振器、开关、光学装置等等。

如本文中所用的，“传感器”是指检测或感测由电子运动产生的电信号的物质或装置，包含但不限于电阻、电流、电压和电容。即，传感器能检测电流形式的信号，或检测电压，或检测电荷，或阻抗、或磁场、或其组合。多传感器阵列具有集成在单个芯片上的一个或多个传感器。本公开与MEMS相关联。

从而，本发明的实施例包含直接在CMOS ASIC基板上具有盖帽的MEMS结构的后处理。

在实施例中，MEMS装置元件(可为传感器或致动器)，具有或不具有安置在CMOSASIC晶片上的可移动部分，CMOS ASIC晶片具有经由ASIC的金属互连体提供的电接触。不可移动部分可以嵌入互连层内。

在一个实施例中，MEMS装置元件需要两个紧密间隔的结构，一个可移动而另一个不可移动，具有保持在一定的压强(环境或其他)下的间隙。

在一个实施例中，MEMS装置元件需要CMOS ASIC基板背面蚀刻，以用于其操作。

在一个实施例中，MEMS装置元件的主结构材料选自包含金属和合金、导电金属氧化物和非晶态半导体的组，其包含但不限于Cu、Al、Ag、Ti、W、Pt、Pd、Ru、Co、Cd、Pb、Zn、镉锌碲化物(CZT)、HfB₂、InO₃、SnO₂、铟锡氧化物(ITO)、或几种的组合。

在一个实施例中，结构材料可以使用沉积技术在450℃或以下的温度直接沉积在ASIC互连体上，沉积技术包含但不限于电镀、无电镀、物理气相沉积(比如溅射、热和电子束蒸发)、化学气相沉积、原子层沉积、物理层沉积。

在一个实施例中，材料密度与Si密度2329kg/m³相比很高，例如，Cu密度8900kg/m³或W密度19800kg/m³，允许紧凑得多且较薄的结构。

在一个实施例中，主结构材料具有大约在0-500微米范围内的厚度。

在一个实施例中，MEMS装置的可移动部分可以在面内或面外移动(即垂直运动)，对于后一种情况，使驱动电极制造且并入ASIC的最后的互连层上。

在一个实施例中，限定了制造单片地CMOS集成的具有盖帽的MEMS装置元件的方法。

在一个实施例中，制造方法可以垂直地重复多次，以构建MEMS结构的多层，从而每个MEMS层具有不同几何形状，以允许ASIC上的单片方式的MEMS结构的3D组装件。

在一个实施例中，薄保护材料选择性沉积在主结构材料的全部暴露的表面周围，以在其操作使用期间保护其避免氧化或腐蚀，并且因此改善装置元件的稳定性且避免任何漂移(drift)，薄保护材料选自以下组，该组包含但不限于TaN、TiN、AlN、Pt、Ru、Ta、Ta₂O₅、In₂O₃、SnO₂、ITO、TiO₂、SiO₂、Y₂O₃、Al₂O₃、HfO₂、ZrO₂、ZrSiO₄、BaTiO₃、BaZrO₃、特氟龙、或其他有机材料。

在一个实施例中，在CMOS ASIC基板上的后处理中限定接合垫，其可以布线到装置组装件的接地互连体，以允许盖帽的接合，从而产生气密或非气密的密封腔体。

在一个实施例中，可以光刻方式限定盖帽，以一经通过不同的接合垫接合到CMOSASIC基板，形成等于或大于2个分开的腔体，其中可以实现不同压强。

在一个实施例中，可以使用相同结构材料与MEMS结构同时后处理盖帽。